华北电力大学科技学院电子设计自动化课件10VHDL测试平台.pptVIP

第10章 VHDL测试平台 10.1 概述 10.2 代码生成激励信号的testbench 10.3 TEXTIO 生成激励信号的testbench 10.1 概述 测试平台（testbench）是为验证一个设计是否符合要求而搭建的一个平台。测试平台通过施加激励信号给被测设计（DUT, Design Under Test），并收集被测设计的输出相应，从而判断被测设计是否符合设计要求。 10.2 代码生成激励信号的testbench 1. 时钟信号的生成 10.2 代码生成激励信号的testbench 1. 时钟信号的生成 10.2 代码生成激励信号的testbench 2. 复位信号的生成 10.2 代码生成激励信号的testbench 3. 计数数值的生成 10.2 代码生成激励信号的testbench 3. 计数数值的生成 10.2 代码生成激励信号的testbench 3. 计数数值的生成 10.2 代码生成激励信号的testbench 10.2 代码生成激励信号的testbench 10.2 代码生成激励信号的testbench 10.2 代码生成激励信号的testbench 10.2 代码生成激励信号的testbench 10.3 TEXTIO生成激励信号的testbench 10.3 TEXTIO生成激励信号的testbench 10.3 TEXTIO生成激励信号的testbench 10.3 TEXTIO生成激励信号的testbench 10.3 TEXTIO生成激励信号的testbench 10.3 TEXTIO生成激励信号的testbench