五邑大学电工与电子技术课件第14章.pptVIP

本 章 小 结 作 业 14-1 14-2 14-4 14-7 14-8 14-9 14-11 14-12 14-13 14-14 14.3 常用时序逻辑电路 双向移位寄存器除了实现数据的串-并行转换，也可以作为分频器、序列信号检测电路及环形计数器等。利用两片74LS194可扩展成八位双向移位寄存器 八位双向移位寄存器 14.3 常用时序逻辑电路 【例14.3-1】 由四位双向通用移位寄存器74LS194构成的电路如图所示，试分析其逻辑功能。 【解】 S1=1 S0=0 左移串行数据输入 经过4个CLK，X输入1101 Y=1 故电路是完成序列信号“1101”的检测功能，且最后的1可以作为下一组1101的第一个“1”，这“1”是重叠用的，故此为可重叠的序列信号检测电路。 14.3 常用时序逻辑电路 14.3.2 计数器 计数器是累计输入时钟脉冲CLK的个数，除了计量脉冲个数外，还可作为分频器、定时器等，广泛用于计算机和各种电子设备中。 分类 ①根据计算脉冲数目的长度（模长）：二进制计数器、十进制计数器和N进制计数器 ②触发器是否同步动作：同步计数器和异步计数器 ③根据脉冲的累加还是递减：加法计数器、减法计数器以及可逆计数器（即可以累加计数又可以递减计数） 14.3 常用时序逻辑电路 1．二进制计数器 （1）同步二进制计数器 同步二进制计数器包括同步二进制加法计数器和同步二进制减法计数器。 同步四位二进制加法计数器的状态转换图 同步二进制加法计数器是每增加一个时钟脉冲，计数器状态加“1”。若二进制加法计数器输出端的个数（即位数）为n，则输出状态循环的个数为2n，最大计数为2n-1 ，其中2n称为计数器的模长。 a.同步二进制加法计数器 14.3 常用时序逻辑电路 驱动方程 实现的电路 14.3 常用时序逻辑电路 集成四位同步二进制加法计数器芯片 74LS161 外形图 管脚图 功能表 逻辑符号 14.3 常用时序逻辑电路 接成计数状态的电路 时序图 b.同步二进制减法计数器 同步二进制减法计数器是每增加一个时钟脉冲，计数器状态减“1”。 驱动方程 实现的电路 14.3 常用时序逻辑电路 14.3 常用时序逻辑电路 集成单脉冲输入的四位同步可逆计数器芯片 74LS191 外形图 管脚图 功能表 逻辑符号 负脉冲输出端 14.3 常用时序逻辑电路 四位二进制加法计数器 注意：74LS163也是常用的4位同步可逆计数器，与74HC191不同之处在它具有异步清零输入端和异步预置数输入端，另外它属于双时钟控制加/减计数。 逻辑符号 14.3 常用时序逻辑电路 （2）异步二进制计数器 4位异步二进制加法计数器，是将各触发器接成T ? 触发器。 低位触发器的时钟接到CLK上，其余分别接到前一个触发器的输出端。 实现的电路 14.3 常用时序逻辑电路 2．十进制计数器 （1）同步十进制计数器 与同步四位二进制加法计数器相比，，同步十进制加法计数器的状态循环为0000~1001，当第十个脉冲到来后计数器的状态1001不是翻转为1010，而是0000，需修改电路。 实现的电路 14.3 常用时序逻辑电路 驱动方程 输出方程 状态方程 14.3 常用时序逻辑电路 状态转换图 电路可以自启动 集成同步十进制计数器芯片 74LS160简介 外形图 管脚图 功能表 逻辑符号 14.3 常用时序逻辑电路 14.3 常用时序逻辑电路 接成计数状态的电路 时序图 （2）可逆十进制计数器 74LS190为同步十进制可逆计数器，其功能表、逻辑符号及管脚图都与74LS191相同，74LS190为十进制计数器，若进行加法计数时，输出状态由0000至1001，输出一进位脉冲；若进行减法计数时，输出状态由1001到0000，输出一借位脉冲。 14.3 常用时序逻辑电路 （3）异步十进制计数器 74LS90、74LS290都是集成异步二-五-十计数器，只是管脚排列不同 。 外形图 管脚图 逻辑符号 功能表 14.3 常用时序逻辑电路 3．任意进制计数器 即不是二进制计数器，也不是十进制计数器称为任意进制计数器。任意进制计数器可以由触发器构成，也可以利用集成芯片的清零端或置数端构成。 任意进制计数器 14.3 常用时序逻辑电路 N（N=16或N=10）进制集成计数器 M进制计数器（非16进制和非10进制） 构成 ② MN：需要多片N进制集成计数器 两种情况： ① MN：需要一片