数字电子技术基础_第4章_数字电子技术基础课件.pptVIP

第4章 触发器 概 述 4.1 基本触发器 4.1.1 用与非门组成的基本触发器 4.1.2 用或非门组成的基本触发器 4.2 同步触发器 1、时钟电平控制，无约束问题 在CP=1期间，若D=1，则Qn+1=1；若D=0，则Qn+1=0，即根据输入信号D取值不同，触发器既可以置1，也可以置0。 由于电路是在同步RS触发器基础上经过改进得到的，所以约束问题不存在。 2、 CP=1时跟随，下降沿到来时才锁存 CP=1期间，输出端随输入端的变化而变化；只有当CP脉冲下降沿到来时才锁存，锁存的内容是CP下降沿瞬间D的值。 状态图 波形图 同步D触发器的特性方程： 0 1 0/ 1/ D=1/ 0/ CP D Q Q CP=1，Q跟随D变化；CP下降沿锁存。 　边沿触发器是利用时钟脉冲的有效边沿（上升沿或下降沿）将输入的变化反映在输出端，而在CP=0及CP=1不接收信号，输出不会误动作。 边沿触发器——CP脉冲上升沿或下降沿进行触发。 正边沿触发器——CP脉冲上升沿触发。 负边沿触发器——CP脉冲下降沿触发。 边沿触发方式，可提高触发器工作的可靠性，增强抗干扰能力。 4.3 边沿触发器 4.3.1 边沿 D 触发器 一、电路组成﹕ QM QM CP R S Q Q S C1 R R S C1