数电6时序逻辑电路的分析与设计.ppt

* 如考虑每个触发器都有1tpd的延时，电路会出现什么问题？ 异步计数脉冲的最小周期 Tmin=n tpd。（n为位数） 对于一个n位二进制异步计数器来说，从计数脉冲作用第一个触发器到第n个触发器翻转达到稳定状态，需要经历的时间为n tpd。 为了保证正确地检出计数器的输出状态， * ②典型集成电路 中规模集成电路74HC/HCT393中集成了两个4位异步二进制计数器在 5V、25℃工作条件下，74HC/HCT393中每级触发器的传输延迟时间典型值为6ns。 74HC/HCT393的逻辑符号 * Q0在每个CP都翻转一次 Q1仅在Q0=1后的下一个CP到来时翻转 FF0可采用T=1的T触发器 FF1可采用T= Q0的T触发器 Q3仅在Q0=Q1=Q2=1后的下一个CP到来时翻转 FF2可采用T= Q0Q1的T触发器 Q2仅在Q0=Q1=1后的下一个CP到来时翻转 FF3可采用T= Q0Q1Q2的T触发器 4位二进制计数器状态表 0 0 0 0 0 16 1 1 1 1 1 15 0 0 1 1 1 14 0 1 0 1 1 13 0 0 0 1 1 12 0 1 1 0 1 11 0 0 1 0 1 10 0 1 0 0 1 9 0 0 0 0 1 8 0 1 1 1 0 7 0 0 1 1 0 6 0 1 0 1 0 5 0 0 0 1 0 4 0 1 1 0 0 3 0