第一、二章（课件）.pptVIP

* 三、总线保持 CPU出让总线给其他总线模块 1、CPU在每个时钟周期上升沿采样HOLD，如为1且CPU允许出让，则当前总线周期后一个时钟发出HLDA，让出总线；出让后，地址线、数据线及部分控制线（除ALE外）高阻 2、CPU让出总线，但EU部分继续执行指令，直至需要访问总线 3、总线请求结束后，CPU不立刻驱动三总线，直到CPU执行一条总线操作 为避免总线回收、切换时控制线电平不稳，在控制线和电源之间需接一上拉电阻 * 谢谢大家！ * 2.2 8086引腿信号及工作模式 16位微处理器所具有的特点： 引脚功能复用 单总线、累加器 可控三态 总线分时复用 参见图2.3 引腿编号规则：上缺口、放人左手边、逆时针方向 注意：箭头方向代表输入、输出方向 ，有单向、双向之分 * 一、8086工作模式 根据8086芯片构成的系统中是否直接使用8086控制信号，分为两种工作模式： 最小模式：单个微处理器，系统所需控制信号由8086 CPU提供 最大模式：多个微处理器；系统所需控制信号由8288总线控制器提供 * 二、8086的引腿信号（最小工作模式） 1、GND、VCC： 接地信号、工作电源信号 VCC接+5V 2、AD15～ AD0： A/D复用线，双向信号线 分时使用（T1:低16位地址信号 A15～A0 ； T2～T4：数据信号D有效） 3、A19/S6～A16/S3：A/S复用线，单向信号线 分时使用（T1：高4位地址信号A19～A16； T2～T4：状态信号S) S6=0，表明8086当前连在总线上 S5=0，表明取IF标志的状态 S4、S3的组合指示正在使用哪一个段寄存器(参见表2-3） * 4、CLK： 时钟输入，由8284时钟发生器产生，是微机系统定时信号 5、ALE： 地址锁存允许信号，高电平有效，做为8282地址锁存器的输出选通信号，用来确保锁存的是地址信号，不能悬空 6、MN/MX： 最小/最大工作模式选择信号 MN/MX =1，最小模式 MN/MX =0，最大模式 7、 ：高8位数据总线允许/状态信号 分时使用(T1： ，低电平有效； T2～T4：S7) 8、NMI：不可屏蔽中断请求信号，上升沿触发 * 9、INTR：可屏蔽中断请求信号， 电平触发或边沿触发,高电平有效 CPU在执行每条指令的最后一个时钟周期对INTR信号进行采样 10、 ：中断响应信号，输出信号,低电平有效 若CPU允许中断，则在T2、T3、Tw状态，CPU发出两个连续 负脉冲给外设 11、 ：读信号，低电平有效， 12、 ：写信号，低电平有效，由CPU T2～T4发出信号 13、 ： =1，表示对存储器操作 =0，表示对I/O Interface操作 * 14、READY：“准备好“信号，输入,高电平有效。 作用：解决CPU与外设之间数据传送速度不匹配的问题，CPU在T3状态对此采样， =1，表示外设准备好了，接着进入T4状态进行数据传送 =0，表示外设未准备好，在T3、T4之间插入n个Tw，直到READY=1，进入T4 15、 ：数据允许信号，输出,低电平有效 作用：用做数据总线驱动器8286的选通信号，目的是增加数据总线驱动能力 16、 ：数据收发信号，输出 作用：用于控制8286数据传输方向， =1，CPU发送数据，写操作 =0，CPU接收数据，读操作 * 17、HOLD：总线保持请求信号，输入,高电平有效， 作用：若CPU外的模块请求使用总线，HOLD高电平 18、HLDA：总线保持响应信号，输出,高电平有效 作用：意味CPU允许让出总线，则与总线连接的所有CPU引腿被置为高阻（高阻状态：绝缘）。 19、RESET：复位信号，输入，高电平有效，CPU初始化 20、 ：测试信号，输入 作用：与WAIT指令配合使用，用于使CPU与外部硬件同步 CPU执行WAIT指令，每隔5个时钟周期测试 ， =1，CPU等待 =0，结束等待，CPU继续执行被暂停的指令 * 三、存储器的分体结构 1. 偶地址存储体、奇地址存储体 8086 CPU有20根地址线，可寻址1MB的内存空间 A19 A18 ………… A2 A1 A0 219 218 ………… 22