89C51片机硬件结构和原理.pptVIP

第二章 89C51单片机硬件结构和原理 2. 4 CPU时序 2. 5 复位操作 A=00H： 累加器已被清0。  PSW=00H：选寄存器0组为工作寄存器组。  SP=07H： 堆栈指针指向片内RAM 07H字节单元，根据堆栈操作法则，第一个被压入的数据被写入08H单元中。  P0～P3=FFH： 已向各端口线写入1，此时，各端口既可用于输入，又可用于输出。  IP=×××00000B： 各个中断源处于低优先级。  IE=0××00000B： 各个中断均被关断。  TMOD=00H: T0/T1均为工作方式0，且运行于定时器状态。  TCON=00H： T0/T1均被关断。  SCON=00H： 串行口处于工作方式0，允许发送，不允许接收。  PCON=00H： SMOD=0，波特率不加倍。 2. 6 89c51单片机的低功耗工作方式 89C51提供两种节电工作方式：空闲（等待、待机）方式和掉电（停机）工作方式 图2-17所示为实现这两种方式的内部电路。 2. 7 输入/输出端口 当C=0时，开关MUX被控为如图示位置，P0口为通用I/O口； 表2-10 P3口线与第二功能表 五、端口的负载能力和接口要求 哈佛结构是一种将程序指令存储和数据存储分开的存储器结构。 中央处理器首先到程序指令存储器中读取程序指令内容，解码后得到数据地址，再到相应的数据存储器中读取数据，并进行下一步的操作（通常是执行）。 程序指令存储和数据存储分开，可以使指令和数据有不同的数据宽度，如Microchip公司的PIC16芯片的程序指令是14位宽度，而数据是8位宽度。 一、片内振荡器及时钟信 号的产生 2. 时钟信号的产生 1. 振荡器 (构成见前） S1 S2 S3 S4 S5 S6 时钟信号的周期S包含2个振荡周期： S=fosc/2。 每个时钟周期S有两个节 拍P1、P2，称为相1（P1）和相2（P2）。 CPU以P1、P2为基本节拍指挥单片机各部件协调工作。 fosc fosc/2 第2章 89C51单片机硬件结构和原理 蹭害刨命辜神膳豢砚诲纹献詹队杖蘑庇紊碴星盯永姬旭寓嗜耳洁脏戳六鳖89C51单片机硬件结构和原理89C51单片机硬件结构和原理 1. 机器周期：CPU访问存储器一次所需要的时间 (如取指令、读存储器、写存储器等）。 2. 1个机器周期 = 12个振荡周期( fosc) = 6个时钟周期（S，fosc/2） 当使用6MHZ晶振时，一个机器周期 = 2us。 3. 指令周期（一条指令的执行时间）= n 个机器周期 n小则执行速度快。 注：大部分指令周期为1个或2个机器周期，乘除指令为4个机器周期。 二、机器周期和指令周期 CPU的4个时序单位从小到大依次是: 节拍、时钟周期、机器周期和指令周期，如图2-13所示。 图2-13 89C51单片机各种周期的相互关系 第2章 89C51单片机硬件结构和原理 宪雪瑞亥则奇奶候拷渗唯舀珐呐侍执拽胚广功钨幕举端栏之缉层午佑津渴89C51单片机硬件结构和原理89C51单片机硬件结构和原理 三、CPU取指、执指周期时序 每条指令的执行都可以包括取指和执指两个阶段。 在取指阶段，CPU从内部或外部ROM中取出指令操作码及操作数，然后再执行这条指令。 单字节和双字节的指令都可能是单机器周期或双周期，而三字节指令都是双周期的，只有乘、除指令占四周期。因此，当使用6MHZ晶振时，执行一条指令的时间（指令周期）分别是2μs，4μs和8μs。 如 图2-14所示。 第2章 89C51单片机硬件结构和原理 斋呈里销孜骂雇铰焙寒呢哗翅一认愧蛾腔鸦商棺陡诸参忱咯晃柿旋惧中叫89C51单片机硬件结构和原理89C51单片机硬件结构和原理 图2－14 89C51单片机的取指/执行时序 第2章 89C51单片机硬件结构和原理 （1） 每个机器周期出现两次ALE脉冲，用于地址锁存。(此周期信号可用于其它外设的控制信号） （2） 对外RAM进行读写时，ALE信号不是周期性的，缺一次。故用ALE做系统定时脉冲时要考虑到这一点。 呈适应溺伸赠昆倒饶坊晨歪蹈买怎面惯堆钝龋休廖卿蚤雪簇鸡黎帖架寝宴89C51单片机硬件结构和原理89C51单片机硬件结构和原理 1. 复位电路 ① 复位信号的内部电路 复位引脚RST通过片内一个斯密特触发器与片内复位电路相连，斯密特触发器用来脉冲整形及抑制噪声，其输出在每个机器周期的S5P2被复位电路采样一次。如果RST引脚