进制加法计数器proteus仿真课程.pptVIP

0~98秒计数器proteus仿真 By 侯睿 孙林建 1 设计要求 2 实验原理 3 成果展示 设计要求 用数码管和芯片实现98进制计数器计时 之后重新回到0开始重新开始 实验原理 计数器是一种重要的时序逻辑电路，它不仅计数，而且用作定时控制及进行数字运算等。按计数功能计数器可分加法、减法和可逆计数器 译码及显示：计数器输出端的状态反映了计数脉冲的多少，为了把计数器的输出显示为相应的数，需要接上译码器和显示器，计数器采用的码制不同，译码器电路也不同 74LS192(计数器) 74LS48(译码器） 成果展示 * * 当MR为低电平 PL为高电平 CPD高电平 CPu为向上跳变时 实现计数功能 a、b、c、d、e、f、g：为译码输出端，输出为高电平1有效。 A、B、C、D、为码输入端。 （1）7段译码功能（LT=1，RBI=1） 在灯测试输入端（LT）和动态灭零输入端（RBI）都接无效电平时，输入DCBA经7448译码，输出高电平有效的7段字符显示器的驱动信号，显示相应字符。除DCBA = 0000外，RBI也可以接低电平，见表1中1～16行。 （2）消隐功能（BI=0） 此时BI/RBO端作为输入端，该端输入低电平信号时，表1倒数第3行，无论LT 和RBI输入什么电平信号，不管输入DCBA为什么状态，输出全为“