32无源器件.ppt

* plots the waveforms at different points in the wire as a function of time (and space), what is L? (cm length?) Observe how the step waveform “diffuses” from the start to the end of the wire and that the waveform rapidly degrades, resulting in considerable delay for long wires * 互连线 寄生电容 寄生电阻 寄生电感 互连线引起的可靠性问题 互连线的RC延迟 * 连线的寄生电感 * 寄生电感的典型值 封装引脚和键合线的寄生电容和电感 封装类型 电容 (pF) 电感(nH) 68-pin plastic DIP 4 35 68-pin ceramic DIP 7 20 256-pin grid array 1-5 2-15 键合线 0.5-1 1-2 压焊块 0.1-0.5 0.01-0.1 * 电感对输出电压的影响 * 互连线 寄生电容 寄生电阻 寄生电感 互连线引起的可靠性问题 互连线的RC延迟 * 连线寄生电阻：欧姆压降（IR Drop） * 峰值电流在电源线上的压降 * 合理的电源线分布 * 互连线寄生电容：线间串话 * 线间串话对电路影响 * 避免Cross Talk的措施 * 互连线 寄生电容 寄生电阻 寄生电感 互连线引起的可靠性问题 互连线的RC延迟 * Simulated Wire Delays voltage (V) time (nsec) Vin Vout L L/10 L/4 L/2 L * 互连线延迟限制了电路速度提高 * 互连线RC延迟的集总模型 * 连线RC延迟的分布模型 * 连线RC延迟的分段集总模型 * 分布RC模型与集总RC模型的差别 电压变化范围 集总RC模型 分布RC模型 0 ~ 50% (tpd) 0.69RC 0.38 RC 0 ~ 63% (τ) RC 0.5 RC 10% ~ 90% (tr) 2.2 RC 0.89 RC * 分布RC模型与集总RC模型的模拟结果 * 电路模拟中近似的分布RC模型 * 互连线RC延迟的模拟结果 * Elmore的RC网络延迟模型 * 芯片面积增大引起的连线变化 * 芯片面积增大引起的连线变化 * 减小连线RC延迟的措施 合理的连线设计 优化的按比例缩小 多层互连技术 采用新的低阻连线材料 采用新的低k介质材料 * 多层互连技术 * 铜互连和低k介质 * 连线延迟的最终限制 * * * A silicide is a compound material formed using silicon and a refractory metal to create a highly conductive material that can withstand high-temperature process steps without melting. WSi2 has a resistitivity of 130 microohms-cm Similar techniques are used to reduce the source and drain resistance of the transistor * From the Intel generations, its clear that the wires get closer together, but the vertical dimensions do not shrink proportionally, which increases capacitance. In contrast, IBM’s copper interconnect has much thinner layers – thus less cap