第12章.用户自定义原语精选.ppt

EDA技术与Verilog HDL语言 第十二章 用户自定义原语 本章学习目标 理解编写UDP的规则，明白UDP的各个组成部分。 学会编写表示时序和表示组合逻辑的两种不同的UDP。 理解UDP的调用（实例引用）方法。 为使UDP的行为表达得更加简洁和易懂，应记住定义UDP的各种缩写符号。 阐述编写UDP的指导原则。 12.1 UDP的基础知识 Verilog语言提供了一整套标准的原语，例如and，nand，or，nor和not等，它们是该语言的一部分，即通常所说的内置原语。然而在设计过程中，设计者有时希望使用自己编写的原语。Verilog语言具有定义这种自定义原语的能力，这种原语就是用户自定义原语（User-Defined Primitive，UDP）。 UDP是自成体系的，在UDP中不能调用其他模块或者其他原语。UDP的调用方式和门级原语的调用方式完全相同。 UDP的类型有两种： 1．表示组合逻辑的UDP。输出仅取决于输入信号的组合逻辑。四选一的多路选择器是典型的表示组合逻辑的UDP的例子； 2．表示时序逻辑的UDP。下一个输出值不但取决于当前的输入值，还取决于当前的内部状态。锁存器和触发器是两个典型的表示时序逻辑的UDP的例子。 UDP定义的组成部分和编写规则。 12.1.1 UDP定义的组成 12.1.2 UDP的定义规则 UDP定义必须遵循以下几