第6章 时序逻电路.pptVIP

6-3-2 计数器 改进电路 置数法 74LS160具有同步置数功能 Q3Q2Q1Q0 0000 0001 0010 0011 0100 0101 1 1 CLK 1 1 0 LD′=0后，还要等下一个CLK信号到来时才置入数据， 而这时LD′=0的信号以稳定地建立了，提高了可靠性。 Q3Q2Q1Q0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 4、常用3~12位最大长度移位寄存器式计数器的反馈函数 5、伪随机序列发生器 最大长度移位寄存器式计数器又称为m序列发生器或伪随机序列发生器，它除了作计数器以外，还可用于产生具有固定循环规律的脉冲序列。 寄存器的位数 反馈函数 D1=Q2⊕Q3 3 4 5 6 7 8 9 10 11 12 D1=Q3⊕Q4 D1=Q3⊕Q5 D1=Q5⊕Q6 D1=Q6⊕Q7 D1=Q2⊕Q3⊕Q4⊕Q8 D1=Q5⊕Q8 D1=Q7⊕Q10 D1=Q9⊕Q11 D1=Q6⊕Q8⊕Q11⊕Q13 在最大长度移位寄存器式计数器的基础上，经过简单的修改可以得到计数长度小于2n-1的大部分计数器。 6.3.2 计数器 在数字电路中，能够记忆输入脉冲个数的电路称为计数器。 分类： 按计数器中触发器是否同时翻转 同步计数器 异步计数器 按计数器中的数字增减 加法计数器 减法计数器 可逆计数器 按计数器容量 二进制计数器 N进制计数器 十进制计数器 计数器 二进制计数器 十进制计数器 N进制计数器 加法计数器 同步计数器 异步计数器 减法计数器 可逆计数器 加法计数器 减法计数器 可逆计数器 二进制计数器 十进制计数器 N进制计数器 ······ n位二进制同步加法计数器的电路连接规律： 驱动方程 输出方程 一、同步计数器 279页图6.3.10 4位二进制同步加法计数器 若计数脉冲频率为f0，则Q0、Q1、Q2、Q3端输出脉冲的频率依次为f0的1/2、1/4、1/8、1/16。因此又称为分频器。 4位集成二进制同步加法计数器74LS161/163 预置数控制端 数据输入端 异步复位端 工作状态控制端 进位输出 (a)引脚排列图 4位同步二进制计数器74161功能表 74161具有异步清零和同步置数功能. 4位同步二进制计数器74163功能表 74163具有同步清零和同步置数功能. 74LS163的引脚排列和74LS161相同，不同之处是74LS163采用同步清零方式。 驱动方程 输出方程 n位二进制同步减法计数器的连接规律： 284页图6.3.15 4位集成二进制同步可逆计数器74LS191 预置数控制端 使能端 加／减控制端 串行时钟输出 4位同步二进制可逆计数器74LS191功能表 74LS191具有异步置数功能. 1 1 1 0 1 1 1 0 1 1 1 0 0 0 1 0 0 0 1 0 0 双时钟加/减计数器74LS193 74LS193具有异步清零和异步置数功能. 2、同步十进制计数器 同步十进制加法计数器:在同步二进制加法计数器基础上修改而来. 同步十进制加法计数器74LS160与74LS161逻辑图和功能表均相同,所不同的是74LS160是十进制而74LS161是十六进制。 同步十进制可逆计数器也有单时钟和双时钟两种结构形式。属于单时钟的有74LS190等，属于双时钟的有74LS192等。 74LS190与74LS191逻辑图和功能表均相同； 74LS192与74LS193逻辑图和功能表均相同。 二、异步计数器 1、异步二进制计数器 3位异步二进制加法计数器 触发器为下降沿触发，Q0接CLK1,Q1接CLK2。 若上升沿触发，则应 Q0′接CLK1,Q1′接CLK2。 3位异步二进制减法计数器 触发器为下降沿触发， 接CLK1, 接CLK2。 若上升沿触发，则应 接CLK1, 接CLK2。 2、异步十进制计数器 异步二－五－十进制计数器74LS290 置0端 置9端 若计数脉冲由CLK0端输入，输出由Q0端引出，即得到二进制计数器；若计数脉冲由CLK1端输入，输出由Q1～Q3引出，即是五进制计数器；若将CLK1与Q0相连，同时以CLK0为输入端，输出由Q0~Q3引出，则得到8421码十进制计数器。 74LS290功能表 缺点：（1）工作频率较低； （2）在电路状态译码时存在竞争－冒险现象。 异步计数器特点 优点：结构简单 三、任意进制计数器的构成方法 利用现有的N进制计数器构成任意进制（M）计数器时，如果MN，则只需一片N进制计数器；如果MN，则要多片N进制计