《EDA课程设计报告(电子钟)》.docVIP

编号： 《EDA综合设计与实践》 课程设计 实验时间：08.6.16—6.20 实验班级：05级通信04班 实验教师：庞文凤 学生姓名：张凤珠 学 号：3205002894 信息工程 学院___407/404/406___实验室 广东工业大学 广东工业大学实验报告 信息工程 学院 通信工程 专业 04 班 成绩评定_______ 学号 3205002894 姓名 张凤珠 教师签名_______ 预习情况 操作情况 考勤情况 数据处理情况 实验题目 用Verilog HDL设计电子钟 第 17 周至 第 17 周 一、课程设计目的和要求 目的： 1. 学会使用quantusⅡ软件（编译、仿真等），并利用它进行设计一些简单的数字电路； 2. 利用实验室提供的GW48 SOPC系统主板，结合quantusⅡ软件实现电子钟的功能显示。 要求： 电子钟应实现如下功能： 1．时钟显示功能：，该电子钟正常显示小时、分钟、秒，各用2位数码管（共6位数码管显示—23时59分59秒分辨率为秒2．3．清零启动计时功能的基本结构“秒计数器”采用60进制计数器，每累计60，发出一个“脉冲”信号，该信号将被送到“计数器”。“计数器”采用进制计器，“毫秒计数器”采用进制计数器，每累计秒一个“脉冲”信号，该信号将作为“计数器”的时钟脉冲七段LED显示module main(k1,k2,k3,k4,k5,k6,k7,k8,clk_4096,LED1,LED2,LED3,LED4,LED5,LED6); input k1,k2,k3,k4,k5,k6,k7,k8,clk_4096; output[3:0]LED1,LED2,LED3,LED4,LED5,LED6; reg [3:0] LED1,LED2,LED3,LED4,LED5,LED6; 　　reg [7:0] hour,minute,second; `define hour1 hour[3:0] `define hour2 hour[7:4] `define min1 minute[3:0] `define min2 minute[7:4] `define sec1 second[3:0] `define sec2 second[7:4] reg [15:0] j1,j2,j3; reg clk1,clk2,clk3; always @(posedge clk_4096) //输入4096HZ时钟源 begin if(j1==40) begin j1=0; clk1=~clk1; //100HZ end else j1=j1+1; if(j2==4095) begin j2=0; clk2=~clk2; //1HZ end else j2=j2+1; if(j3==7) begin j3=0; clk3=~clk3; //512HZ end else j3=j3+1; end //跑表 reg [7:0] missecondrun, secondrun,miurun; reg runnings,mis,sec; always@(posedge clk1) begin if(k6) //复位 begin missecondrun[7:0]=8d0; secondrun[7:0]=8d0; miurun[7:0]=8d0; runnings=0; end if(k7) //停止 begin runnings=0; end if(k8) //运行 runnings=1; if(runnings)