DSP C5400片内外设.ppt

* * * * * * * * * * * · 第五章 DSP片内外设 主要内容 通用输入输出 定时器 时钟产生逻辑 中断系统 主机接口 DSP最小系统的设计 1、通用输入输出 监测外部接口器件的状态 可作为中断信号的一种替代不会导致程序被打断 跳转控制输入脚 BIO XC指令是在流水线的译码阶段检测BIO状态 其它的条件指令(如BC、CC和RC等)是在流 水线的读阶段检测BIO状态 XF的状态由状态寄存器ST1中的XF位置控制 复位时XF管脚输出高电平 外部标志输出脚 XF SSBX和RSBX指令取指与XF生效的时间关系 1、通用输入输出 定时器的寄存器地址（TMS320C5402） 定时器0 定时器1 寄存器 说明 0x0024 0x0030 TIM 定时器寄存器 0x0025 0x0031 PRD 定时器周期寄存器 0x0026 0x0032 TCR 定时器控制寄存器 定时控制寄存器TCR 保留 Soft Free PSC TRB TSS TDDR 15-12 11 10 9-6 5 4 3-0 定时器软件可编程，通过TIM、PRD、TCR设置 2、定时器 定时器的结构框图 2、定时器（续） 定时中断速率计算公式 tc(C)是CPU时钟CLKOUT的周期 定时器初始化 将TCR中的TSS置1，停止定时器工作 设定PRD的数值 设定TDDR的数值，并且启动定时器：将TSS 清0和将TRB置1 2、定时器（续） 结构 内部振荡电路 锁相环(PLL)电路 参考时钟源 3、时钟产生逻辑 两种时钟源 选用外接晶振 直接使用外部时钟 外接晶振与DSP的X1和X2/CLKIN引脚连接 通过CLKMD引脚选择使用内部振荡电路 从X2/CLKIN直接接入 PLL的状态设置 硬件设置方法(复位后时钟工作模式)(TMS320C5402) CLKMD1 CLKMD2 CLKMD3 CLKMD复位值 类 型 2 0 0 0 0xE007 PLL×15 0 0 1 0x9007 PLL×10 0 1 0 0x4007 PLL×5 1 0 0 0x1007 PLL×2 1 1 0 0xF007 PLL×1 1 1 1 0x0000 2分频（禁止PLL） 1 0 1 0xF000 4分频（禁止PLL） 0 1 1 - 停止模式 软件设置方法 PLL模式：输入时钟经过了倍频处理，获得原来的 0.25至15倍间的一个频率。 DIV模式：输入时钟2分频或4分频，此时包括PLL 在内的模拟电路全部关闭以降低功耗。 CLKMD字段 PLLMUL PLLDIV PLLCOUNT PLLON/OFF PLLNDIV PLLSTATUS 15-12 11 10-3 2 1 0 PLL的状态设置（续） PLL系数 PLLNDIV PLLDIV PLLMUL 倍 数 0 × 0～14 0.5 0 × 15 0.25 1 0 0～14 PLLMUL＋1 1 0 15 1 1 1 0或偶数 （PLLMUL＋1）?2 1 1 奇数 PLLMUL?4 PLLCOUNT 针对PLL模式下，在频率锁定的过程中PLL不能给 DSP提供稳定时钟。 使用PLLCOUNT将PLL延迟一段时间后再输出时钟。 PLLCOUNT计算公式： PLLCOUNT最大锁定时间为255×16个输入时钟周期 由DIV(分频)模式切换到PLL模式时，启动PLLCOUNT。 在锁定过程中，时钟发生器仍然工作在DIV模式。 从PLL模式切换到DIV模式时，不需要PLLCOUNT延时。 查询方式确定模式切换 STM ＃0b,CLKMD TstStatus: LDM CLKMD,A AND #01b,A BC TstStatus,ANEQ STM #0b,CLKMD 6、电源、复位和时钟电路的设计 DSP系统电源设计 核心电压 电压稳定性 静态电流 专用的电源芯片TPS73HD3xx 封装管脚图 专用的电源芯片TPS73HD318的使用 DSP系统的复位 有效复位电平 复位脉冲宽度 DSP系统复位步骤 系统进入复位状态 RS为低后4个时钟周期，PS、MSTRB和IAQ输出为高 RS为低后5个周期，R/W输出为高，数据总线进入高  阻态，地址总线输出00FF80h TMS320C5