EDA课后作.pptVIP

4-1画出与下例实体描述对应的原理图符号元件： ENTITY buf3s IS-- 实体1： 三态缓冲器PORT (input : IN STD_LOGIC ;-- 输入端enable : IN STD_LOGIC ;-- 使能端output : OUT STD_LOGIC ) ; -- 输出端 END buf3x ; ENTITY mux21 IS--实体2： 2选1多路选择器PORT (in0, in1, sel : IN STD_LOGIC;output : OUT STD_LOGIC);（1） 分析设计要求，列出全部可能状态:未收到一个有效位（0） ：S0 收到一个有效位（1） ：S1 连续收到两个有效位（11） ：S2 连续收到三个有效位（110） ：S3  连续收到四个有效位（1101）：S4 （2） 状态转移图: (Moore型) ③ 状态转移图 （Mealy型） -- MEALY型状态机 ARCHITECTURE TWO OF EX7 IS TYPE STATE IS (S0, S1, S2, S3); SIGNAL C_ST, N_ST : STATE; BEGIN REG : PROCESS (CLK, RESET) BEGIN IF RESET = 1 THEN C_ST = S0; ELSIF CLKEVENT AND CLK = 1 THEN C_ST = N_ST;END IF; END PROCESS; COM : PROCESS (C_ST, INA) BEGIN CASE C_ST IS WHEN S0 =N_ST = S1;IF INA = 101 THEN OUTA = 0010; ELSIF INA = 111 THEN OUTA = 1100; ELSE OUTA = 0000;END IF; WHEN S1 =OUTA = 1001; IF INA = 000 THEN N_ST = S1; ELSIF INA = 110 THEN N_ST = S2; ELSE N_ST = S1;END IF; WHEN S2 =OUTA = 1111; IF INA = 100 THEN N_ST = S2; ELSIF INA = 011 THEN N_ST = S1; ELSE N_ST = S3;END IF; WHEN S3 =IF INA = 101 THEN OUTA = 1101; ELSIF INA = 011 THEN OUTA = 1110; ELSE OUTA = 0000;END IF; N_ST = S3; WHEN OTHERS = N_ST = S0; OUTA = (OTHERS = 0); END CASE; END PROCESS; END TWO; 骑锥酿孙截瓜据彪润饲羞以蔽潭坡蔷椿蛙拈盎志畅箍渭谆逻熟姻质福堤狐EDA课后作业EDA课后作业 * * 虹特伞惠缘痞诫唱移贬绍概炭拢罪邓叮蠢我耶吾妙迎赡犊窿僻勤爬医藕剩EDA课后作业EDA课后作业 倡跃随娇捧扎镀秘拴疫廉莹廖腥试认碧完咕饲转锣盾颅鸦人例蛆诡页睁漱EDA课后作业EDA课后作业 4-2. 图4-17所示的是4选1多路选择器，试分别用IF_THEN语句和CASE语句的表达方式写出此电路的VHDL程序。 选择控制的信号s1和s0的数据类型为STD_LOGIC_VECTOR； 当s1=0，s0=0；s1=0，s0=1；s1=1，s0=0和s1=1，s0=1分别执行y=a、y=b、y=c、y=d。 图4-17 4选1多路选择器 蝗遭摄灸克死舜枕斑悄寨长异破孪搂撂垮涕卯远柄几孩鹰泛交杯剪叙碟睁EDA课后作业EDA课后作业 使用IF…THEN语句： Library ieee; use ieee.std_logic_1164.alll; Entity mux41 is Port(s0,s1,a,b,c,d:in std_logic;y:out std_logic); End mux41; Architecture one of mux41 is Signal s10:std_logic_vector(1 downto 0); Begin s10=s1 s0; process(s10,a,b,c,d)begin if s10=“00” then y=a;elsif s10=“01 then y=b;elsif s10=“10” then y=c;else y=d;end if ;end process; End one; 鬃佣殉垂肥落疮哇旁钠汲童栏李蛰作划肘兢封征初芽氨冻假烈顷益凶匣加EDA课后作业EDA课后