VHDL四人抢答器实验报告.docVIP

题目：硬件描述语言实验十三：四人抢答器 姓名：*** 学号： *** 地点： 主楼402 时间： ５月９日 实验目的： 　　进一步练习VHDL语言设计工程的建立与仿真的步骤和方法、熟悉VHDL语言基本设计实体的编写方法。 实验环境： 　　PC个人计算机、Windows XP操作系统、Quartus II集成开发环境软件。 设计要求： 　　设计一个四人抢答的抢答器的逻辑模块，模块功能如下描述： 　　（1）上一轮抢答结束后，主持人按下清零按钮，系统初始化，此时除了禁止抢答灯外，所有灯灭，而禁止抢答灯亮。 　　（2）主持人按下允许抢答按钮，允许抢答灯亮，模块开始计时；当达到设定的允许抢答的时间时，允许抢答灯灭，禁止抢答灯亮。 　　（3）参赛选手在允许抢答的时间内按下自己的抢答按钮，谁第一个按下，他的抢答成功灯亮，其他选手在抢答无效。 　　（4）选手在禁止抢答的时间段按下抢答的按钮，他的犯规灯亮，多个选手犯规，他们的犯规灯都亮。 　　由上述功能可确定模块的引脚：每个按钮对应一个输入信号，按钮按下输入为高电平；每个灯对应一个输出信号，输出高电平灯亮。为了计时，还有一个时钟信号输入，允许抢答的时间为16个时钟周期。 四、设计思想： 　　抢答器主要由两个模块来实现功能： 抢答鉴别及锁存模块 根据设计要求，首先要有清零按钮clr，主持人控制按钮en，四人抢答按钮a、b、c、d，并由dsp显示抢答