《数字式跑表数电课程设计》.docVIP

课程设计说明书 课程名称： 数字电子技术课程设计 题 目： 数字式跑表 学生姓名： 专 业： 班 级： 学 号： 指导教师： 日 期： 年 月 日  数字式跑表 设计任务与要求： 设计一个以0.01s为基准计时信号的实用数字式跑表： 基本要求: （1）跑表计时显示范围0~99min59.99s （2）具有清零、启动计时、暂停计时及继续计时功能，操作按键（或开关）不超过2个 （3）时钟源误差不超过0.01s 提高要求: （4）显示最大值可达23h59min59.99s，有整点、半点提醒功能 （5）有定时功能 （6）有倒计时功能 二、方案设计与论证 本次试验中我做的主要由6个74LS162芯片和6个LED四端显示数码管组成，用555定时器组成单稳态触发器提供100Hz的脉冲。其中四片芯片构成两个100进制计数器分别表示“毫秒”和“分”，剩下的两片芯片构成60进制计数器表示“秒”，最后加入2个按键实现清零、启动计时、暂停计时及继续计时功能。 方案一： 用一个555定时器组成单稳态触发器为计数电路提供计数矩形脉冲，通过调节电阻R和电容C的值使振荡电路产生100Hz（周期为0.01秒）的计数脉冲。由74LS162组成三级计数电路，分别是一百进制的毫秒计数电路、六十进制的秒计数电路、一百进制的分计数电路。 方案二： 用一个555定时器构成多谐振荡器为电路提供计数脉冲。计数电路由6片74LS162级联组成同方案一。 方案三： 用石英晶体构成石英晶振脉冲发生电路。计数电路同方案一。 最终方案：因为对石英晶振脉冲发生电路不熟悉，再加上由于在最后的Multiusim 12仿真中发现，555组成的单稳态触发器的仿真效果比555组成的多谐振荡器的要好，而且单稳态触发电路的参数容易计算和调节，所以最终选择方案一。 整体设计原理： 这次我设计的数字秒表实际上是一个计数及其一些简单的控制电路，对100HZ频率的信号进行计数、锁存、清零及其显示。对100Hz时间信号必须做到准确稳定，通常使用石英晶体振荡器电路构成数字钟。但是在要求不高的情况下也可用555定时器构成的信号源，再加上对石英晶体振荡器电路不了解，所以最后决定采用555定时器，再用计数器对其进行计数。 单元电路设计与参数计算 555定时器 图1：555引脚图 1脚（GND）为接地端； 2脚（TR）为低电平时有效，且1/3UDD输出端为1； 3脚（OUT）为输出端； 4脚（R）为复位端； 5脚（CO）为控制电压输入端； 6脚（TH）为阈值端，是高电平触发端； 7脚（D）为放电端； 8脚（UCC）为电源端 表1：555定时器功能表 当TH高触发端6脚加入的电平大于2/3UDD ，TL低触发端2脚的电平大于1/3UDD 时，比较器A1输出高电平，比较器A2输出低电平，触发器置“0”，放电管饱和，7脚为低电平。 当TH高触发端加入的电平小于2/3UDD ，TL低触发端的电平大1/3UDD 时，比较器A1输出低电平，比较器A2输出低电平，触发器状态不变，仍维持前一行的电路状态，输出低电平，放电管饱和，7脚为低电平。 当TH高触发端6脚加入的电平小于2/3UDD，TL低触发端的电平小1/3UDD时，比较器A1输出低电平，比较器A2输出高电平，触发器置“1”，输出高电平，放电管截止，7脚为高电平。因7脚为集电极开路输出，所以工作时应有外接上拉电阻，故7脚为高电平。 当从功能表的最后一行向倒数第二行变化时，电路的输出将保持最后一行的状态，即输出为高电平，7脚高电平。只有高触发端和低触发端的电平变化到倒数第三行的情况时，电路输出的状态才发生变化，即输出为低电平，7脚为低电平。 由电路框图和功能表可以得出如下结论： 1．555定时器有两个阈值，分别是1/3UDD和2/3UDD。 2．输出端3脚和放电端7脚的状态一致，输出低电平对应放电管饱和，在7脚外接 有上拉电阻时，7脚为低电平。输出高电平对应放电管截止，在有上拉电阻时，7脚为高电平。 3．输出端状态的改变有滞回现象，回差电压为 。 4．输出与触发输入反相。 （1）用555定时器构成的单稳态触发器 单稳态触发器,是指电路达到稳定之后,只有一个稳定状态的触发器。一般具有以下特点： 电路的输出可以的高电平，也可以的低电平，但稳定的输出状态是唯一的。 在外界触发信号的作用下，电路的输出状态将进入暂时