《数字电子技术数字钟课程设计》.docVIP

数字电子技术基础课程设计专 业： 电子信息工程题 目：数字钟学生姓名：学 号：0指导教师：时间： 2011 年6月18日~ 2011年6月23日 目录课程设计的任务课程设计课程设计的……………………4 五、课程设计的电路原理图…………………………9 六、课程设计的心得体会……………………………11 七、课程设计中部分元器件的使用说明…………… ●要求电路具有整点报时功。 三、课程设计题目分析: ☆ 设计要点 ●设计一个精确的秒脉冲信号产生电路 ●设计60进制、24进制计数器 ●设计LED显示电路 ●设计操作方面的校时电路 ●设计整点报时电路 ☆ 工作原理 数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。校时电路是来对“时、分、秒”显示数字进行校对调整。其数字电子钟系统框图如下: 数 字 电 子 钟 系 统 框 图 四、课程设计的555定时器来实现。由一片555加上适当电阻及电容来实现主要用来产生时间基准信号（脉冲信号）。因为时钟的循环对频率的要求不高，只要产生高低电平就可以了，且脉冲信号的频率可调，所以采用555 定时器组成的振荡器 ，其输出信号作为下一级的时钟信号。这里电容取：C1=10nF, C2=10nF,电阻取：R1=28.68k,R2=57.72k,时钟信号频率为 f=1/T=1/0.7(R1+ R2 )C1=1000HZ.电路图见图下。 信号发生器 ● 分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能扩展电路所需要的信号。 ● 60进制计数器 由两片74160构成的六十进制计数器如下图所示。首先将两片74160构成一百进制计数器，然后采用整体置数法接成六十进制计数器。电路的59状态译码产生LD＇=0信号，同时加到两片74160上，在下一个计数脉冲（第60个计数脉冲）到达时将0000同时输入两片74160中，从而得到六十进制计数器。进位输出可有门电路G的输出直接得到。图60 进 制 计 数 器 ● 24进制计数器 　　由两片74160构成的二十四进制计数器如下图所示。首先将两片74160构成一百进制计数器，然后采用整体置数法接成二十四进制计数器。电路的23状态译码产生ＬＤ＇=0信号，同时加到两片74160上，在下一个计数脉冲（第24个计数脉冲）到达时将0000同时输入两片74160中，从而得到二十四进制计数器。24进制计数器电路 ☆ LED显示电路 数字钟显示系统中的秒，分，时，分别用两个LED数码管来进行显示，而数码管的显示需用BCD码译码电路来进行驱动。这里选择与数码管配套使用的74LS74与LED共阳极的译码器。管脚图如下：数码管与译码器 ☆ 校时电路 校时电路是数字钟不可缺少的部分，每当数字钟与实际时间不符时，需要根据标准时间进行校时。J3\J4分别是分校、时校正开关。不校正时，总图中J1、J2分别是和分进位脉冲、秒进位脉冲相连的。当校正时位时，需要把J1开关拨向校时电路，然后用手拨动J3开关，来回拨动一次，就能使时位增加1，根据需要去拨动开关的次数，校正完毕后把J1开关拨回原处。校正小时位和校正分钟位的方法一样。 其电路图如下: 校 正 电 路 ☆ 整点报时电路 本功能是仿电台整点报时，每当数字钟计时到整点（或快要到整点时）发出音响，通常按照4低音1高音的顺序发出间断声响，以最后一声高音结束的时刻为整点时刻。设4声低音（约500Hz）分别发生在59分51秒、53秒、55秒及57秒，最后一声高音（约1kHz）发生在59分59秒，它们的持续时间为1秒。由此可见，分十位和个位计数器的状态分别为（QDQCQBQA）M2=0101，（QDQCQBQA）M2=1001；秒十位计数器的状态为（QDQCQBQA）S2=0101，秒个位计数器QDS1的状态可用来控制1kHz和500Hz的音频。表列出了秒个位计数器的状态。 CP/秒 QDS QCS QBS QAS 功能 50 0 0 0 0 51 0 0 0