《数字电路技术课程设计报告-多功能数字钟》.docxVIP

《数字电路技术课程设计报告-多功能数字钟》.docx

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
课程设计报告书题目:多功能数字钟 学 院 自动化学院 专 业 自动化 学生姓名 罗艺锋学生学号 201230641470 指导教师 吕毅恒 课程编号 135070 课程学分 1学分 起始日期 教师评语教师签名:日期:成绩评定备注目 录3一、选题背景4二、方案论证(设计理念)52.1.设计指标52.2.报告要求52.3.初步思路52.4.逻辑框图6三、过程论述(含仿真)73.1.脉冲源电路7方案一:采用555定时器电路7方案二:晶体振荡器电路83.2.分频电路93.3.时间计数器电路103.5.整点报时电路153.6.按键消抖电路163.7.校时电路183.8.闹钟控制电路203.9.显示电路223.10.总体电路23四、电路调试简述及故障分析24五、总结及体会25课题名称:数字电子技术基础一、选题背景数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。此次设计与制作数字电子钟的目的是让学生在了解数字钟的原理的前提下,运用学过的数电知识设计并制作数字钟,而且通过数字钟的制作进一步了解各种常用数字器件作用及其使用方法。由于数字电子钟包括组合逻辑电路、时序电路和脉冲电路,通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法,从而实现理论与实践相结合。二、方案论证(设计理念)2.1.设计指标时间以24小时为一个周期;显示时、分、秒;有校时功能,可以分别对时、分进行单独校时,使其校正到标准时间;校时电路简单,可靠性强;整点报时功能:每小时59分56秒至59分59秒,每秒发出一声低音“嘟”,0分0秒发出一声高音“嘀”;闹钟功能:当到达预设时间时进行蜂鸣提示,闹钟设置电路尽可能少用外接开关,而且需要具备对机械开关的防抖功能;其余附加功能。2.2.报告要求各功能模块的理论设计过程、波形仿真;器件及参数选择;电路测试简述及故障分析;完整的实验电路原理图;心得体会。2.3.初步思路数字钟的核心部分是时间的计数模块,分钟、秒钟可以用60进制计数器实现计数循环,时钟需要用24进制计数器实现计数循环。根据我们所学的数电知识,可以用两个同步十进制计数器接成60进制计数器或者24进制计数器。只要保证输入到计数器CLK端的时钟脉冲信号为1Hz且足够准确,就可以确保该数字钟走时的准确性。对于校时电路,在进入校时状态的时候,上述计数器应停止计数。同时我们应该通过一个按键来选择是哪一个位(数码管)需要被修改。然后通过按另一个按键,给选中的计数器的CLK端输入脉冲,即每按一次该按键,该选中的计数器的值就会自加一,从而达到修改时间的效果。对于闹铃控制电路,可以另外增加一套计数器来保存设置闹钟的时间(只需保存时、分即可),然后通过每时每刻的当前时间的时钟、分钟值与设置闹钟值的比较,确定是否进入闹钟时间到达状态。至于设置闹钟时间,其原理基本与校时电路相同,可以通过一个标志位来确定是否进入设置闹钟状态。蜂鸣器报警电路,可以通过输出时间逻辑运算后得到的门电路得到。2.4.逻辑框图根据上述初步思路,可以得到系统的逻辑框图如下图2-1所示。图2-1 系统逻辑框图三、过程论述(含仿真)3.1.脉冲源电路脉冲振荡电路给数字钟提供一个频率稳定准确的的方波信号,可保证数字钟的走时准确及稳定。这个功能模块只要求完成理论设计,所用器件不限制,调试验收时直接使用实验室逻辑项1Hz脉冲信号测试即可。方案一:采用555定时器电路理论设计:脉冲振荡电路由555定时器设计。在555定时器的外部接适当的电阻和电容元件构成多谐振荡器,再选择元件参数使其发出标准秒信号。555定时器的功能主要由上、下两个比较器C1、C2的工作状况决定。比较器的参考电压由分压器提供,在电源与地端之间加上VCC电压,且控制端VM悬空,则上比较器C1的反相端“-”加上的参考电压为2/3 VCC,下比较器C2的同相端“+”加上的参考电压为1/3 VCC。若触发端 S的输入电压V2≤1/3 VCC,下比较器C2输出为“1”电平,RS触发器的S输入端接受“1”信号,可使触发器输出端Q为“1”,从而使整个555电路输出为“1”;若阈值端R的输入电压V6≥2/3VCC,上比较器C1输出为“1”电平, RS触发器的R输入端接受“1”信号,可使触发器输出端Q为“0”,从而使整个555电路输出为“0”。控制电压端VM外加电压可改变两个比较器的参考电压,不用时,通常将它通过电容(0.01μF左右)接地。放电管T1的输出端Q′为集电极开路输出,其集电极最大电流可达50mA,因此,具有较大的带灌电流负载能力。若复位端RD加低电平或接地,可使电路强制复位,不管555电路原处于什么状态,均可使它的输出Q为“0”电平。只要在555定时器电路外部配上两个电阻及两个电容元件,并将某些引脚相连,就可方便地

文档评论(0)

zhuslong + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档