VHDL语言设计.pptVIP

  • 17
  • 0
  • 约2.61千字
  • 约 10页
  • 2016-12-12 发布于重庆
  • 举报
2.Please describe the bottom-level file too. * 一、程序解释: 要求: 1.解释带有下划线的语句。 2.画出程序的原理图符号。 3.说明该程序逻辑功能。 library ieee;use ieee.std_logic_1164.all;ENTITY mux21 isport(a,b,s:in bit;y:out bit);end mux21; architecture one of mux21 isbegin y=a when s=0 else b;end one; 库使用申明 调用包集合 实体说明,实体名为mux21 端口说明, a,b,s为输入端口,数据类型为位 Y为输出端口,数据类型为位 构造体说明,构造体名为one 条件信号赋值语句,当s等于0时y输出a的值,否则y输出b的值 LIBRARY ieee; USE ieee.std_logic_1164.ALL; ENTITY fun IS PORT (A: IN std_logic _Vector(0 TO 2);M : OUT std_logic _Vector(0 TO 2)); END fun; ARCHITECTURE art OF fun ISFUNCTION sam (X,Y,Z: BIT) RETURN BIT ISBEGINRE

文档评论(0)

1亿VIP精品文档

相关文档