数电5.1-5.2.pptVIP

第五章 触发器 5.2 SR锁存器 1、工作原理 3 ） RD＝0，SD＝0 4 ） RD＝1，SD＝1 （二）由与非门构成：其电路及图形符号如图5.2.2所示。 二、动作特点 5.3 电平触发的触发器(同步触发器） 二、工作原理 b. S=0 , R=1 其功能如表5.3.1所示在某些应用场合，有时需要在时钟CLK到来之前，先将触发器预置成制定状态，故实际的同步SR触发器设置了异步置位端S D?和异步复位端R D?，其电路及图形符号如图5.3.2所示 三、 电平触发方式的动作特点： 例5.3.1 对于同步SR触发器，电路、时钟及输入端波形如图5.3.3所示，若Q ＝0 ，试画出Q和 Q? 的波形 。 例5.3.2电路如图5.3.4所示，已知S、R、R?D和CLK的波形,且S?D=1,试画出Q和Q? 的波形。 D触发器的真值表如表5.3.2所示 5.4 脉冲触发的触发器 由G5～G8构成主触发器，由G1～G4构成从触发器，它们通过时钟连在一起，CLK从＝CLK ?，其图形符号如图5.4.2所示主从SR触发器的特性表如表5.4.1所示，和电平触发的SR触发器相同，只是CLK作用的时间不同 例5.4.1 图5.4.3为主从型SR触发器输入信号波形，试画出输出端Q 和Q ?的波形，设初态为“0”。 注：主从SR触发器克服了同步SR触发器在CLK＝1期间多次翻转的问题，但在CLK＝1期间，主触发器的输出仍会随输入的变化而变化，且仍存在不定态，输入信号仍遵守SR＝0. 图5.4.5 为主从JK触发器电路及其图形符号 ② J＝0，K＝1 ③ J＝1，K＝0 ④J＝1，K＝1 二、脉冲触发方式的动作特点 例5.4.2 如图5.4.7所示的主从JK触发器电路中，已知CLK、J、K的波形如图5.2.8所示，试画出输出端Q和的波形。 例5.4.3 已知主从JK触发器的输入及时钟波形如图5.4.9所示，试画出输出端Q和Q?波形 例5.4.4电路如图5.4.10所示，触发器为主从型JK触发器，设其初态为0。试画出电路在CLK信号的作用下，Q、 P1、P2的波形。 此电路称为D锁存器，其图形符号如图5.3.6所示，其特点是在CLK的有效电平期间输出状态始终跟随输入状态变化，即输出与输入状态相同。 图5.3.5 表5.3.2 5.3 电平触发的触发器为了避免空翻现象，提高触发器工作的可靠性，希望在每个CLK期间输出端的状态只改变一次，则在电平触发的触发器的基础上设计出脉冲触发的触发器。 一 、电路结构与工作原理脉冲触发的SR触发器是由两个同样的电平触发SR触发器组成 1.脉冲触发的SR触发器（主从SR触发器）（Master－Slave SR Flip－Flop）： 典型电路结构形式如图5.4.1所示。 5.4 脉冲触发的触发器 图5.4.1 图5.4.2 0 1 1 0 1 1 0 工作原理: 5.4 脉冲触发的触发器 图5.4.1 ①在CLK＝1时，主触发器按S、R变化，而从触发器保持状态不变； ②在CLK由1 ?0（下降沿），主触发器保持，从触发器随主触发器的状态翻转，故在CLK的一个周期内，触发器的输出状态之可能改变一次 图5.4.2 5.4 脉冲触发的触发器 表5.4.1 表示延迟输出 5.4 脉冲触发的触发器 图5.4.2 解：其输出波形如图5.4.4所示 2 主从JK触发器：为了使主从SR触发器在S＝R＝1时也有确定的状态，则将输出端 Q 和 Q ?反馈到输入端，这种触发器称为JK触发器（简称JK触发器）。实际上这对反馈线通常在制造集成电路时内部已接好。 5.4 脉冲触发的触发器 5.4 脉冲触发的触发器 电路 图5.4.5 工作原理： ① J＝K＝0 0 0 主触发器保持原态，则触发器（从触发器）也保持原态。即 Q*＝Q 0 1 若Q＝0， Q?＝1 S主＝0 R主＝0 主触发器保持原态Q*主= Q主 = 0 在CLK的，从触发器也保持状态不变，即Q*= Q = 0 若Q＝1， Q?＝0 S主＝0 R主＝1 在CLK＝1时，主触发器翻转为“0”，即Q*主= 0 在CLK的，从触发器由“1”翻转为“0”，即Q*= 0 , Q*? = 1 Q*= 0 1 0 若Q＝0， Q?＝1 S主＝1 R主＝0 在CLK＝1时， Q*主= 1，Q主*? = 0 在CLK的，从触发器由“0 ”翻转为“1”，即Q*= 1 若Q＝1， Q?＝0 S主＝0 R主＝0 Q*主= Q*主＝1 在CLK的，即Q*= 1 , Q*? = 0 Q*= 1 1 1 若Q＝0， Q?＝1 S主＝1，R主＝0 在CLK＝1时，主触发器翻转为“1”即 Q*主= 1 在CLK的，从触发器由“0 ”翻转为“1”，即Q*= 1 若Q＝1， Q?＝0 S主