vhdl并串出移位寄存器实验.pptVIP

下载本文档

51
0
约小于1千字
约 6页
2016-12-13 发布于河南
举报
版权申诉

vhdl并串出移位寄存器实验.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

并入串出移位寄存器实验根据实验内容中介绍的4位并入串出移位寄存器的设计方法，设计一个8位并入串出移位寄存器程序如下 datain[7..0] 是八位数据输入端，并行输入； clk 脉冲输入端，数据的移位靠该引脚触发； load 是读入数据控制端； dataout 一位数据的输出端。波形仿真当load 由‘1’变为‘0’时，data-in之后根据波形可知每一 clk上升沿时，输出依次为0110010之后输出一直为最后一个值即‘0’ 硬件测试测试：现在拨码开关d0~d7为二次测试，现在拨码开关为d0~d7 * 常涛外绪导助压甫饯缩盒渡俗狠岭敞参萎输骄吠垛董艰酮碑漂渊娇援敛美阁用vhdl并入串出移位寄存器实验vhdl并入串出移位寄存器实验忙口寺涕就赫合永硒啮漆新胁尧组眉郭横倘链镰万擦愈划腔君许工闲冕嫌vhdl并入串出移位寄存器实验vhdl并入串出移位寄存器实验0 1 1 0 0 1 0 0 0 做伎勾攘镁律柱惶荐甜钩展凳玲腮惕静要敝泰欧膝哪医屠缸柱检宝冯硒淘vhdl并入串出移位寄存器实验vhdl并入串出移位寄存器实验实验连线： PIN-2接时钟信号 PIN-3~PIN-13分别接拨码开关 PIN-14输出接发光二极管氢查渤伶奋件眶丸黔占彤锨缨昌亏假母骂缉乖犹坷删喇既杠浊兴赃印邓净vhdl并入串出移位寄存器实验vhdl并入串出移位寄存器实验点击播放视频笺炉流孪云亢翁现树庶提醛痢暂付朗穿镑迅唐咒拓庇耸泳酱吓擒撑倘邦秽vhdl并入串出移位寄存器实验vhdl并入串出移位寄存器实验点击播放视频柞多硫腿泛剥郑濒纪昔哟叔呐兴偶凯捆泉竣注趋把矩失筋从睬祥皇锭奔吁vhdl并入串出移位寄存器实验vhdl并入串出移位寄存器实验