硬件课设教材.doc

 目 录 第1章GW48 EDA/SOPC实验系统概要说明 1 1.1 GW48 EDA/SOPC系列主系统的原理和使用方法 1 1.2 实验电路结构图说明 5 第2章 VHDL基础知识 12 2.1 VHDL简介 12 2.2 VHDL结构 15 2.3 VHDL基本语法 21 2.4 顺序语句与并行语句 25 第三章 软硬件操作流程 34 3.1 十进制计数器的设计流程 34 3.2 引脚设置和下载 39 3.3 SignalTapII实时测试 42 第四章 Quartus基本程序设计与实现 46 4.1 应用QuartusII完成基本组合电路设计 46 4.2 七段数码显示译码器设计 48 4.3 设计含异步清0和同步时钟使能的加法计数器 52 第五章 计算机功能模块设计 56 5.1 8位CPU功能与结构 56 5.2 CPU中的基本部件 57 5.3 数据通路设计 61 5.4 程序存储器与数据存储器 62 5.5 程序计数器与地址寄存器 71 5.6 指令寄存器 73 5.7 指令译码器与控制器 73 5.8 时序产生器 76 第六章、8位CISC计算机设计 78 6.1 8位CPU结构 78 6.2 指令系统的结构及功能的确定 80 6.3 八位CISC-CPU的硬件系统设计 86 第七章 实验与设计要求 97 7.1 课内实验 97 7.2 课后实验 104 7.3 进阶实验 107 第1章GW48 EDA/SOPC实验系统概要说明 1.1 GW48 EDA/SOPC系列主系统的原理和使用方法 本章介绍GW48系列的EDA/SOPC实验系统，它是由主系统和适配板两大部分组成，下面来一一介绍，以下是对GW48系统主板标识进行注释，重要以及常用的部件说明以黑体字表示。 1、选择键及模式数码显示，按动按键，数码显示“1-B”，该电路结构能仅通过一个键，完成纯电子切换的方式，Multi-task Reconfiguration电路结构（多功能重配置结构）选择十余种不同的实验系统硬件电路连接结构。该系统的实验电路结构是可控的。即可通过控制接口键，使之改变连接方式以适应不同的实验需要。因而，从物理结构上看，实验板的电路结构是固定的，但其内部的信息流在主控器的控制下，电路结构将发生变化重配置。 模式切换使用举例：若模式键选中了“实验电路结构图NO.1”，这时的GW48系统板所具有的接口方式变为：FPGA/CPLD端口PI/O31~28（即PI/O31、PI/O30、PI/O29、PI/O28）、PI/O27~24、PI/O23~20和PI/O19~16 ，共4组4位二进制I/O端口分别通过一个全译码型7段译码器输向系统板的7段数码管。这样，如果有数据从上述任一组四位输出，就能在数码管上显示出相应的数值，其数值对应范围为： FPGA/CPLD输出 0000 0001 0010 … 1100 1101 1110 1111 数 码 管 显 示 0 1 2 … C D E F 端口I/O32~39分别与8个发光二极管D8~D1相连，可作输出显示，高电平亮。还可分别通过键8和键7，发出高低电平输出信号进入端口I/049和48 ；键控输出的高低电平由键前方的发光二极管D16和D15显示，高电平输出为亮。此外，可通过按动键4至键1，分别向FPGA/CPLD的PIO0~PIO15输入4位16进制码。每按一次键将递增1，其序列为1，2，…9，A，…F。注意，对于不同的目标芯片，其引脚的I/O标号数一般是同GW48系统接口电路的“PIO”标号是一致的，但具体引脚号是不同的，而在逻辑设计中引脚的锁定数必须是该芯片的具体的引脚号。具体对应情况需要参考表1-2。 2、“系统复位健”，在对FPGA下载以后，按动此键，起到稳定系统作用；在实验中，当选中某种模式后，要按一下右侧的复位键，以使系统进入该结构模式工作。注意此复位键仅对实验系统的监控模块复位，而对目标器件FPGA没有影响，FPGA本身没有复位的概念，上电后即工作，在没有配置前，FPGA的I/O口是随机的，故可以从数码管上看到随机闪动，配置后的I/O口才会有确定的输出电平。 3 、键1~键8 ：为实验信号控制键，此8个键受“多任务重配置”电路控制，它在每一张电路图中的功能及其与主系统的连接方式随模式选择键的选定的模式而变，使用中需参照第二节中的电路图。 4 、发光管D1~D16 ：受“多任务重配置”电路控制，它们的连线形式也需参照第二节的电路图。 5 、数码管1~8，左侧跳线冒跳“ENAB”端受“多任务重配置”电路控制，跳“CLOSE”端，8数码管为动态扫描模式，具体引脚