数电-05锁存器和触发器.pptVIP

作者：北京化工大学杨丽华 5 锁存器和触发器 5.1 概述 5.2 锁存器 5.2.1 基本RS锁存器 2、逻辑功能分析 3、特性表（功能表） 5、由或非门组成的基本RS锁存器 6、基本RS锁存器的特点 5.2.3逻辑门控RS锁存器——同步触发器 3、特性表 3、关于状态图：描述次态/输出与现态/输入之间关系的图形。 E=0 不变 S =0 R=1 D=0 Q = 0 D=1 Q = 1 E=1 S =1 R=0 D锁存器的功能表 置1 0 1 1 1 置0 1 0 0 1 保持 不变 不变 × 0 功能 Q D E Q (2)逻辑功能： E=1时，Qn+1=S=D * 2、传输门控D锁存器 ②E=0时 ① E=1时 (a) 电路结构 TG2导通， TG1断开 TG1导通， TG2断开 Q = D Q 不变 TG1与TG2工作在互补状态！ 因为控制信号反相！ (b) 工作原理 逻辑功能同上。 * (c) 工作波形 在E=1的全部时间内输出对输入信号敏感！ E=1时， D有变化 E=1时， D有变化 ②E=0时, ① E=1时, Q = D Q 不变 * 5.3.1主从触发器 主锁存器与从锁存器结构相同 1、电路结构 TG1和TG4的工作状态相同 TG2和TG3的工作状态相同 四个传输门中 时钟脉冲 5.3 触发器的电路结构和工作原理 * 2、工作原理： TG1导通，TG2断开——输入信号D 送入主锁存器。 TG3断开，TG4导通——从锁存器维持在原来的状态不变。 (1) CP=0时: =1，C=0， Q?跟随D端的状态变化，使Q?=D。 D D * (2) CP由0跳变到1 : =0，C=1， 触发器的状态仅仅取决于CP信号上升沿到达前瞬间的D信号 TG3导通，TG4断开——主锁存器Q?的信号送Q端。 TG1断开，TG2导通——输入信号D 不能送入主锁存器。 主锁存器维持原态不变。 D D Q= Q?=D 即:Qn+1=D 上升沿前瞬间的D * 典型集成电路双D触发器74HC/HCT74即属于此种结构。 74HC/HCT74的功能表 L H H ↑ H H H L L ↑ H H Qn+1 D CP H H × × L L H L × × L H L H × × H L Q D CP 输 出 输 入 国标逻辑符号 具有直接置1、直接置0，正边沿触发的D触发器 直接（异步）置1、置0端（低电平有效） 正边沿 触发器符号 3、典型集成电路 * 5.3.2 维持阻塞触发器 1、电路结构 置0维持线 响应输入D和CP信号 根据 确定触发器的状态 三个由与非门构成的RS基本锁存器 置1维持线 置0阻塞线 置1阻塞、 置0维持线 * 3、逻辑功能： 与前面所讲的CMOS主从D触发器相同，也属于D边沿触发器， CP上升沿触发。 Qn+1=D 典型集成电路有： 74LS74 ——TTL系列双D上升沿触发器 74HC/HCT74 ——CMOS系列双D上升沿触发器 有直接（异步）置0置1端。 低电平有效 国标逻辑符号 2、工作原理（不讲）： 正边沿 触发器符号 * 5.3.3 利用传输延迟的触发器 内部电路和工作原理 ：P154~155 不讲！ 属于JK触发器：有两个输入端J、K，但无约束条件! 典型集成电路:74F112（实验） ——双JK触发器 真值表 Qn 0 1 Qn 0 0 0 1 1 0 1 1 Qn+1 CP J K 不变 置0 翻转 置1 J、K不同，Qn+1同J 国标逻辑符号 1J 1K S R C1 1Q 1Q CP 1RD 1SD 1J 1K 74F112-1 负边沿 触发器符号 * 5.4 触发器的逻辑功能 概述 1、何谓触发器的逻辑功能？ 触发器的逻辑功能是指触发器的次态与现态、输入信号之间的逻辑关系。 T 触发器 正边沿D 触发器 CP 主从JK 触发器 脉冲 触发 主从 结构 T 触发器 ˊ 负边沿JK 触发器 带置0置1功能的D 触发器 * 常用触发器逻辑符号： 2、注意区分逻辑功能和电路结构的不同概念： 同一逻辑功能的触发器可以用不同的电路结构来实现。例如主从结构D触发器和维持阻塞D触发器。 而用同一基本电路结构，经适当的变换，也可以构成不同逻辑功能的触发器。 ——触发器逻辑功能转换。 例 (1) 各个状态分别用一小圆圈表示 S0 (3) 在连线一侧标注输入/输出（或标注输入=？） D 触发器 1 0 0/0 1/1 0/0 1/1 0 1 1x/1 x1/0 x0/1 0