- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第五章同步时序电路
5.1、分析图5—83所示时序电路,作出它的状态表和状态图。作出电平输入X序列为1011100
时电路的时序图。
⊕DCPQQCP
⊕
D
CP
Q
Q
CP
X
Z
Y
图5—83
X
0
1
0
1
0/1
1/1
1/1
0/0
CP
X
Z
初态为“1”
10
1
0
1/1
1/0
0/1
0/1
5.2、分析图5—84所示时序电路,作出它的状态表和状态图并作当X1=1111110及X2=0110110
KJCPQQKJ
K
J
CP
Q
Q
K
J
CP
Q
Q
CP
X
Z
Y1
Y0
图5—84
解:
X/Z
X/Z
01
10
00
11
0/1
1/1
0/1
1/1
0/1
1/1
0/1
1/0
CP
X
Z
CP
X
Z
“1”
Q1nQ0nX
Q1n+1Q0n+1
Z
0 0 0
0 0
1
0 0 1
0 1
1
0 1 0
0 0
1
0 1 1
1 0
1
1 0 0
0 0
1
1 0 1
1 1
1
1 1 0
0 0
1
1 1 1
1 1
0
5.3、分析图5—85所示时序电路,作出它的状态图和时序图。起始状态Y2Y1Y0=000。
DCPQQ
D
CP
Q
Q
D
CP
Q
Q
D
CP
Q
Q
+
CP
0
1
2
图5—85
Q2nQ1nQ0n
Q2n+1Q1n+1Q0n+1
0 0 0
0 0 1
0 0 1
0 1 0
0 1 0
0 1 1
0 1 1
1 0 0
1 0 0
0 0 0
1 0 1
0 1 0
1 1 0
0 1 0
1 1 1
0 0 0
010
000
001
011
100
111
101
110
逻辑功能:可自启动的同步五进制加法计数器。
5.4、画出图5—86所示时序电路的状态图和时序图,起始状态为Y3Y2Y1Y0=0001。
Y3Y2
Y3
Y2
Y1
Y0
0001
1000
0100
0010
Q
Q
J
K
3
Q
Q
J
K
2
Q
Q
J
K
1
Q
Q
J
K
0
CP
图5—86
Y0
Y1
Y2
Y3
逻辑功能:移位寄存器型四进制计数器。
5.5、画出图5—87图所示同步十进制减法计数器的状态图和时序图。
CPZ1001100001110110010101000011001000010000/0/0/0/0/0/0
CP
Z
1001
1000
0111
0110
0101
0100
0011
0010
0001
0000
/0
/0
/0
/0
/0
/0
/0
/0
/0
/1
/0
1010
1011
1110
1111
1100
1101
/0
/0
/0
/0
时序图:
状态图:
5.6、分析于5—88所示集成电路的原理,列其功能表,定性画出表示
的配合关系的波形图,并分析这些参数与内部电路开关参数的关系。
: 当为00时, 并入
, 时移位
∴ 为1时, 保持。
功能
0
x
x
x
x~x
x
0~0
清”0”
1
0
0
x
?
并入
1
1
0
x~x
?
移位
1
x
1
x
x~x
?
保持
D0
D0~D3、DS
0
0
0
1
1
CK
×
;
; 。
: 由, 可以不变, 变化不影响, 即由并入转到保持, 应为,
二级或非门的传输时间即可, 最大为二级或非门加一级与非门+的即可!
5.7、画出在图5—88电路中加上如图5—89所示输入波形时输出波形。
图5—
图5—89
清零
Q0
Q1
Q2
Q3
保持
并入
移位
保持
5.10、图5—92所示电路是为某接收机而设计的分频电路,初始状态为“00”,问
文档评论(0)