ARM硬件设计2第4讲2010下.ppt

典型嵌入式系统硬件功能模块图 系统设计概述 最小系统：时钟系统测试接口 供电系统嵌入式控制器 复位电路存储器 3 S3C44B0X I/O端口 处理器通过I/O口和外围硬件相连接 I/O口通常和其他引脚复用 S3C44B0X 的I/O口功能配置和特殊功能寄存器配置对每个I/O端口的配置一般按照以下步骤 1）首先根据具体应用对端口数据寄存器设置相应的值； 2）根据应用需要设置控制寄存器，确定各个端口的具体功能； 3）根据需要设置上拉电阻寄存器。 3.1 S3C444B0X 端口功能概述 S3C44B0X 71个通用可编程多功能输入/输出端口引脚，可分为7类： 二个9位输入/输出（PORT E，PORT F） 二个8位输入/输出（PORT D，PORT G） 一个16位输入/输出（PORT C） 一个10位输出端口（PORT A） 一个11位输出端口（PORT B） 端口A: 可定义为 功能1: Output only功能2： ADDR24-16,ADDR0. 端口B: 可定义 功能1： Output only功能2： nGCS5-1,nWBE2-3,nBE2-3,DQM2-3,nSRAS,nSCAS,nCASSCLK,SCKE 端口C: 可定义为功能1:Input/Output功能2:DATA16-31功能3:nCTS0,RxD1,VD4-7等 端口D: 功能1:Input/Output功能2:VLINE,VCLK,VD3-VD0VFRAME,VM等 端口E: 功能1:Input/Output功能2:CODECLK,TOUT4-0RXD0,TXDO功能3:VD7-6,TCLK, 端口F: 功能1:Input/Output功能2: RXD1,TXD1,Nrts1I2CSDA,I2CSCL等功能3: SIOCK,SIORXD等功能4: IISCLK,IISDI,IISDO, 端口G: 功能1 Input/Output功能2 IISLRCK,IISDO,IISDI,nRTS0,nCTS0,VD5,VD4功能3 EINT7-EINT0 3.2 S3C44B0X端口功能配置/控制每个端口都可通过软件设置来满足各种各样的功能设置和要求。每个端口的功能通常都要在主程序开始前被定义。在引脚配置之前，需要对引脚的初始化状态进行设定，以避免一些问题的出现。 端口选择（一般）: PA作为地址线使用. PB作为BANK选择线和SDRAM的接口线使用. PC可作为数据线,IIS接口或LCD数据线等使用. PD主要作为LCD的信号线使用. PE可作为串口信号线和定时器输出使用. PF和PG则是多功能I/O口.I/O端口的各种功能主要是通过对端口各个寄存器进行设置而实现的： （1）端口配置寄存器（PCON: A - G） 在S3C44B0X中多数引脚都是多功能引脚，因此，应为每个引脚选择功能。端口控制寄存器（PCON n）决定了每一个引脚的功能。 A-G每个具有相应的地址,属性,初始值例如:端口B控制寄存器 PCON B 地址:0X01D20008 配置寄存器 R/W 初始值:0X7FF 如果是 0 =功能1： Output only1 =功能2： nGCS5-nGCS1，等  （2）端口数据寄存器（PDAT :A-G） PDAT A 地址：0X01D20004 R/W PDAT B 地址：0X01D2000C R/W 如果这些端口被设定为输出端口，则输出数据可被写入PDAT n的相应位；如果被设定为输入端口，则输入数据可被读到PDAT n的相应位。 A-G每个具有相应的地址,属性,初始值 (3) 上拉电阻配置(PUP: C-G ) 0: 允许上拉电阻连接到对应引脚. 1: 对应引脚不连接上拉电阻. C-G 每个具有相应的地址,属性,初始值 端口上拉寄存器控制着每一个端口组的上拉寄 存器的使能端。当相应的位被设为0时，引脚接上 拉电阻；当相应的位为1时，引脚不接上拉电阻。 (4) 特殊的上拉电阻控制寄存器（SPUCR） 数据线D[15：0]引脚的上拉电阻能够通过SPUPCR 寄存器控制。在STOP/SL-IDLE模式里，数据线（D[31：0]或D[15：0]）处于高阻状态。由于I/O端口的特征，数据线上拉电阻可以降低功耗。D[31：16]引脚的上拉电阻能够通过PUPC寄存器来控制；D[15：0] 引脚上拉电阻能够通过SPUCR寄存器来控制。3.3 I/O接口的编址方式 1）I/O接口独立编址——端口映射方式 这种编址方式是将存储器地址空间和I/O接口地址空间分开设置，互不影响。设有专门的输入指令（IN）和输出指令（OUT）来