第四章3LTPS的特征.pptVIP

Fig. 15.2 (a) 底层A SiO2 或 SiNX 膜 通过 PECVD 沉积,用来 Na+向 TFT层的扩散 50nm a-Si 通过 PECVD 沉积, 通过 干法刻饰 . 通过激光低温晶化工艺使: a-Si → P-Si Fig. 15.2 (b) SiO2 阻挡层的作用 保护 a-Si 半导体 , 减少表面缺陷 ; 离子注入工艺的阻挡层 ; 激光束的耦合层,减少 光辐射的强度; 删绝缘层 通过离子溅射和平面工艺制作删电极 Fig. 15.2 (c) 栅电极可以作为 自对准离子注入B、P制做drain , source 的 n+ P-Si的掩膜. SiO2 passivation layer is deposited on top of gate . Fig. 15.2 (d) 刻蚀 SiO2 沉积 source , drain 电极 LTPS 技术优点 A. 1. 迁移率高a-Si TFT: 0.3 ~ 1.0 cm2/VsLTPS : 10 ~ 150 cm2/Vs 2. 高开口率 :smaller TFT channel widthfull self-alignmensmaller storage capacitorhigher mobility 3. 亮度高 LTPS 技术优点 4. 高清晰度 5. 低能耗 6. source/drain 的制作可以采用自对准技术，减小了叠加电容 B. 降低在玻璃上组装驱动IC和电路系统的成本 C. 降低模组的 weight and thickness D. 由于连线数目可以降低 95% 以上而且TAB 连接开裂被避免从而增加了可靠性 p p n n 1.S/D deposition pattern ( Mask 7) Mask 7 : S/D Metal S/D-Metal : Ti/Al/Ti = 500A/2000A/500A p p n n 1.Passivation ( SiNx ) deposition pattern (Mask 8 ) Mask 8 : ( Passivation ) Pass : SiNx = 3000A p p n n 1.UHA-2 Process (Mask 9) Mask 9: ( UHA-2 ) UHA-2 : Organic = 40000A ? 30000A p p n n 1.ITO deposition pattern (Mask 10) Mask 10 : ITO ITO : 750A Sanyo 1.8” Sony 3.8” Dual TFT---reduce leakage Fujitsu Toshiba Dual TFT---reduce leakage n-channel dual gate TFTs for pixel and single gate TFTs for peripheral CMOS circuits 周边电路的TFT 核心元件反相器，有了反相器再与n沟TFT或p沟TFT组合便可构成各种门电路，基承载将周边电路集成在LCD基片上。反相器 * 硅基TFT 低温多晶硅的晶化 均匀的线状准分子激光束扫过非晶硅表面。 该激光束可以有效地被薄层a-Si吸收，而不引起基板的升温、破裂。 由于该激光束的加热作用，薄层a-Si被加热熔化，随着温度的降低转化为p-Si。 Normal Abnormal Normal Abnormal 相素TFT的种 类及结构 P-Si TFT可以分为以下三类： 多栅结构：把一个栅分为多个栅形成N个TFT（多采用N=2）。把一个TFT漏极的电场分散到N个栅极端面，使电场降低。 p p n n 偏栅结构：栅极端面偏离漏极端面使两端面之间形成一个偏栅区（Los）。 Los电阻很大，可使TFT的漏电流降低。 LDD（轻掺杂栅结构）：对上述的偏栅区轻掺杂，使偏栅区载流子浓度有所提高，降低TFT寄生电阻，偏栅区也可适度增大，降低工艺难度。 P-Si TFT漏电流大主要因为源漏之间的电场主要集中在漏极端，形成高电场，必须采取措施，减小漏电流。 单栅Top-Gate Poly-Si TFTs 工艺 Top-Gate Poly-Si TFTs 多栅Top-Gate Poly-Si TFTs 工艺 LTPS Process Flow 1. Buffer-Layer/ a-Si Precursor 2. DehydrogenationB-- B-- B-- B-- 1.B11 doping of P-TFT channel doping 1.ELA crystallization 1.Poly-island pattern (Mask 1) 1.P31 for