第3章 VHDL数据类型与顺序语句.pptVIP

下载本文档

1
0
约2.73千字
约 58页
2016-12-14 发布于湖北
举报
版权申诉

第3章 VHDL数据类型与顺序语句.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

3.3 IF语句使用示例 3.3.6 4位二进制加法计数器设计 3.3 IF语句使用示例 3.3.7 计数器更常用的VHDL表达方式 3.3 IF语句使用示例 3.3.7 计数器更常用的VHDL表达方式 3.3 IF语句使用示例 3.3.8 实用计数器的VHDL设计 3.3 IF语句使用示例 3.3.8 实用计数器的VHDL设计 3.3 IF语句使用示例 3.3.8 实用计数器的VHDL设计 3.3 IF语句使用示例 3.3.9 含同步并行预置功能的8位移位寄存器设计 3.3 IF语句使用示例 3.3.9 含同步并行预置功能的8位移位寄存器设计 3.3 IF语句使用示例 3.3.10 优先编码器设计 3.3 IF语句使用示例 3.3.10 优先编码器设计 3.4 VHDL其它顺序语句 3.4.1 LOOP循环语句（1）单个LOOP语句 3.4 VHDL其它顺序语句 3.4.1 LOOP循环语句（2）FOR_LOOP语句 3.4 VHDL其它顺序语句 3.4.2 NEXT语句 3.4 VHDL其它顺序语句 3.4.2 NEXT语句 3.4 VHDL其它顺序语句 3.4.3 EXIT语句 3.4 VHDL其它顺序语句 3.4.4 WAIT语句 3.4 VHDL其它顺序语句 3.4.4 WAIT语句 3.4 VHDL其它顺序语句 3.4.4 WAIT语句 3.4 VHDL其它顺序语句 3.4.4 WAIT语句 3.4 VHDL其它顺序语句 3.4.4 WAIT语句 3.4 VHDL其它顺序语句 3.4.4 WAIT语句 3.4 VHDL其它顺序语句 3.4.5 GENERIC参数定义语句 3.4 VHDL其它顺序语句 3.4.6 REPORT语句 3.4 VHDL其它顺序语句 3.4.7 断言语句 3.4 VHDL其它顺序语句 1. 顺序断言语句 3.4 VHDL其它顺序语句 2. 并行断言语句 3.4 VHDL其它顺序语句 3.4.8 端口数据含1个数统计电路模块设计习题 3-2 第3章 VHDL数据类型与顺序语句 3.1 VHDL数据类型(强类型) 3.1.1 BIT和BIT_VECTOR类型 3.1 VHDL数据类型 3.1.2 STD_LOGIC和STD_LOGIC_VECTOR类型（强0？，弱0？，U未初始化）举例说明？ Note:1)同类型，同位宽互相赋值 2)vector必须注明位宽 3)bit(vector)和logic(vector)的包含关系 3.1 VHDL数据类型 3.1.3 整数类型INTEGER Note:1.只能进行加减乘除——算术运算 2.范围-2147483647~+ 2147483647?2^32 3. 0 to 15?2^4?Q(3),Q(2),…Q(0)—4条信号线 3.1 VHDL数据类型 3.1.4 布尔数据类型BOOLEAN（不能运算，只能比较判断） 3.1.5 SIGNED和UNSIGNED类型 1.Logic和unsigned,signed的区别？ Logic:逻辑、关系；signed：关系、算数 2.不能用unsigned定义负数，why? 3.1 VHDL数据类型 SIGNED(0 to n)和UNSIGNED(0 to n)的区别？ Signed(0 to n)的最高位？ 3.1 VHDL数据类型注意两个不同的程序包加法不在乎操作数是否有符号！！！ 3.1 VHDL数据类型 3.1.6 其他预定义类型 1. 字符类型 2. 实数类型 3. 字符串类型实数类型只能仿真，不能综合！仿真：功能验证综合：实实在在的电路 3.1 VHDL数据类型 4. 时间类型 3.1 VHDL数据类型 5. 文件类型（大数据量传输） 3.1 VHDL数据类型 3.1.7 数据类型转换函数（综合=实际电路） 3.1 VHDL数据类型 3.1.7 数据类型转换函数 3.1 VHDL数据类型 3.1.7 数据类型转换函数 3.1 VHDL数据类型 3.2 VHDL最常用的顺序语句 3.2.1 赋值语句信号赋值语