《集成电路数字电子钟的设计》.docVIP

存档资料 成绩：　 华东交通大学理工学院 课 程 设 计 报 告 书 所属课程名称 数字电子技术基础 题 目 集成电路数字电子钟的设计 　 　　　　　　　　 　　　 分 院 　电 信 分 院 　　 　 专业班级 12电气（2）班 学　　号 20120210470222 　 　　　　 　　 　 学生姓名 范家明　 　　　　 　　　 指导教师 杨小翠 　　　 2015年1月日  序号 项 目 等　　　级 优秀 良好 中等 及格 不及格 1 课程设计态度评价 2 出勤情况评价 3 任务难度评价 4 工作量饱满评价 5 任务难度评价 6 设计中创新性评价 7 论文书写规范化评价 8 综合应用能力评价 综合评定等级 课程设计（论文）评阅意见 评阅人 　 职称 201年 月日 ………………………………4 设计目的……………………………………………4 设计要求……………………………………………4 数字钟系统设计……………………………………5 原器件清单…………………………………………5 整机原理图…………………………………………6 各部分设计原理…………………………………… 6 晶体振荡及分频电路…………………………9 时间计数单元…………………………………10 译码与显示电路………………………………14 数字钟PCB板的焊接………………………………15 数字钟的调试……………………………………… 课程设计的心得及体会…………………………… 参考文献…………………………………………… 设计内容及要求 设计目的 熟悉集成电路的引脚排布。 掌握各芯片的逻辑功能及使用方法。 了解数字钟的组成及工作原理。 熟悉数字钟的设计与制作。 设计要求 时间计数电路采用24进制，从00开始到23后再回到00； 各用2位数码管显示时、分、秒； 具有手动校时、校分功能，可以分别对时、分进行单独校时，使其校正标准时间； 由一个数码显示管显示星期； 为了保证计时的稳定剂准确，须由晶体振荡器提供时间基准信号； 数字电子钟系统的设计 元件清单 （1）74HC4511（ 6片） （2）74LS90（6片） （3）74LS00（1片） （4）共阳七段数码显示器（6片） （5）74LS74（1片） （6）CD4060 (1片) （7）74LS32（1片） （8）电阻、晶振、电容、导线、锡丝等（若干） 整机原理图 图表 1 整机原理图 各部分设计原理 数字钟实际上是一个队标准频率（HZ）进行计数的技计数电路。由于计数的起是时间不可能与标准时间一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡电路构成数字钟。如下图3所示为数字钟的一般构成框图它由石英晶体振荡器、分频电路、计数器、译码显示器和校时电路组成。 数字钟是一个将“时”、“分”、“秒”显示鱼人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和一些显示星期、报时、停电查看时间等附加功能。因此，一个基本的数字钟电路主要由译码显示器、“时”、“分”、“秒”计数器、校时电路、报时电路和振荡器组成。干点路系统由秒信号发生器、“时”、“分”、“秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”、“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“是计数器”采用24进制计时器，可实现一天24个小时的累计。 晶体振荡及分频电路 图2中，石英晶体振荡器电路给数字钟提供一个频率稳定准确的32768HZ的脉冲信号，可保证数字钟的定时准确及稳定。晶振出来接CD4060分频，从3端出来的脉冲为2HZ。