一、三习题分析.pptVIP

例1.2 用一台4OMHz处理机执行标准测试程序，它含的混合指令数和相应所需的时钟周期数如下： 指令类型 指令条数 时钟周期数 整数运算 45000 1 数据传送 32000 2 浮点运算 15000 2 控制传送 8000 2 求有效CPI、MIPS速率和程序的执行时间。 解：依题意可知 IN=105条，n=4 解：依题意可知 IN=2×105条，n=4， 流水线技术 作5.17 在CRAY-1机上，设向量长度均为64，所有浮点功能部件的执行时间分别为：相加需6拍，相加需7拍，求倒数近似值需14拍，从存储器读数据需6拍，打入寄存器及启动功能部件各需1拍，问下列个指令组，组内的哪些指令可以链接？，哪些指令不可以链接？不能链接的原因是什么？并分别计算各指令组全部完成所需的拍数。 解： 组（1）三条指令可并行执行。 T=1+7+1+64-1=72(拍)。 组（2）前二条指令可并行执行，前两条与第三条指令可链接执行。 T=（1+7+1+1+6+1）+63=80（拍）。 组（3） 前3条指令可链接执行，后一条指令只能串行（加法部件冲突） T=（8+9+8+63）+8+63=159（拍）。 组（4）前二条指令可并行执行，后两条可链接，这样前两条与后两条指令可链接执行。 T=（16）+（9）+(8)+63=94（拍）。 某处理机的指令字长为16位，有双地址指令、单地址指令和零地址指令三类，并假设每个地址字段的长度均为6位。 （1）?? 如果双地址指令有15条，单地址指令和零地址指令的条数基本相同，问单地址指令和零地址指令各有多少条？并且为这三类指令分配操作码。 （2）?? 如果要求三类指令的比例大致为1：9：9，问双地址指令、单地址指令和零地址指令各有多少条？并且为这三类指令分配操作码。 ? ? [解答] （1）???????? 首先，我们可以根据指令地址的数量来决定各种指令在指令空间上的分布： 如果我们按照从小到大的顺序分配操作码，这样，按照指令数值从小到大的顺序，分别为双地址指令、单地址指令和零地址指令。 其次可以根据指令的条数来大致的估计操作码的长度： 双指令15条，需要4位指令来区分，剩下的12位指令平均分给单地址和零地址指令，每种指令可以用6位指令来区分，这样，各指令的条数为： 双地址指令15条，地址码：0000~1110； 单地址指令26-1=63条，地址码：1111 000000~1111 111110； 零地址指令64条，地址码：1111 111111 000000~1111 111111 111111。 （2）与上面的分析相同，可以得出答案： 双地址指令14条，地址码：0000~1101； 单地址指令26*2-2 = 126条，1110 000000~1110 111110，1111 000000~1111 111110； 零地址指令128条1111 111111 000000~1111 111111 111111。 * * * 例1.1 假设将某系统的某一部件的处理速度加快到10倍，但该部件的原处理时间仅为整个运行时间的40%，则采用加快措施后能使整个系统的性能提高多少？ 解：由题意可知 fe=0.4, re=10, 根据Amdahl定律 作1.13 假设高速缓存Cache工作速度为主存的5倍，且Cache被访问命中的概率为90％，则采用Cache后，能使整个存储系统获得多高的加速比？ 解：fe=0.9 ，re=5 作1.12 假设在一台40MHz处理机上运行200 000条指令的目标代码，程序主要由四种指令组成。根据程序跟踪实验结果，已知指令混合比和每种指令所需的指令数如下： 10% 8 Cache失效时访问主存 12% 4 转移 18% 2 Cache命中的加载/存储 60% 1 算术和逻辑运算 指令混合百分比 CPI 指令类型 (1)计算在单处理机上用上述踪数据运行程序的平均CPI。 (2)根据(1)所得CPI，计算相应的MIPS 速率。 例4.2 假设高速缓存Cache的访问周期为50ns，主存的访问周期为400ns ，且Cache被访问命中的概率为95％，则采用Cache后，能使整个存储系统等效的访问周期为多少？获得多高的加速比？ 解： 例5. 2 以浮点加法运算为例（四段流水线）各段时间相等，求吞吐率、效率、加速比。 求Z=A+B+C+D+E+F+G+H，TP、E、Sp (注意有相关) Z=A+B+C+D+E+F+G+H 1 2 3 4 5