CMOS模拟集成电路设计_ch18版图.pptVIP

CMOS模拟集成电路设计 版图 提纲 1、概述 2、模拟电路的版图技术 3、衬底耦合 1、概述 版图 2、模拟电路的版图技术 2.1 叉指晶体管 2.2 对称性 2.2 对称性（续） 2.2 对称性（续） 2.3 参考源的分布 2.3 参考源的分布（续） 2.4 无源器件 2.4 无源器件（续） 2.4 无源器件（续） 2.4 无源器件（续） 2.4 无源器件（续） 2.4 无源器件（续） 2.5 连线 3、衬底耦合 衬底耦合效应 减小衬底耦合效应的措施 减小衬底耦合效应的措施 减小衬底耦合效应的措施 减小衬底耦合效应的措施 * HIT Microelectronics 王永生 * 王永生 Harbin Institute of Technology Microelectronics Center 提纲 概述 设计规则：最小宽度、间距、包围、延伸 latchup、ESD、天线效应 模拟电路的版图技术 设计时，栅电阻应小于其跨导的倒数；低噪中，栅电阻是1/gm的1/5到1/10 叉指数N↑→CP↑ 模拟电路的版图技术 模拟电路的版图技术 模拟电路的版图技术 模拟电路的版图技术 模拟电路的版图技术 减小失配 模拟电路的版图技术 电阻 模拟电路的版图技术 电阻 NWELL电阻 模拟电路的版图技术 电阻 工艺导致的变化±20%~ ± 30% 30000 20000 -1500 1000