1位的BCD减法器资料.docVIP

设计一个1位的BCD数减法器 具体要求： 1）参考有关资料，找出要使用的芯片； 2）写出设计过程，并画出原理图； 3）使用Verilog HDL进行仿真。 一，设计过程 方案一：思路示意图：电路设计: 1， 一位的BCD减法器可以使用74×283加法器来实现。X-Y=X+Y/+1 = X3X2X1X0 + Y3/Y2/Y1/Y0/ + 1， 2，对于其输出结果，大数减小数，其进位为1，小数减大数其进位为0，故符号位需对c-out取反。 3，其具体真值表如下图所示： C0 Y3 Y2 Y1 Y0 FU F3 F2 F1 F0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1 1 1 1 1 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 0 1 0 1 1 1 0 1 0 0 1 0 0 1 1 0 1 1 0 0 1 1 0 1 1 0 0 1 0 1 0 0 0 1 0 1 1 1 0 1 0 1 0 1 0 1 0 1 0