可编程并行接口芯片8255A及其应用(免费阅读).pptVIP

* 一、8255A的结构和功能 二、8255A的控制字 三、8255A的工作方式 四、8255A的应用举例 第九章 可编程并行接口芯片8255A及其应用 习题：9-6，9-7，9-10 并行接口芯片应具有的功能： （1） 具有两个以上的输入/输出数据端口（锁存/缓冲）； （2） 每个数据端口有与CPU用应答方式交换信息所必须的控制和状态信号；也有与外设交换信息所必须的控制和状态信号； （3） 通常每个数据端口还具有能用中断方式与CPU交换信息所必须的电路； （4） 具有进行片选和读写控制的电路； （5） 可编程（由程序来选择数据端口，数据传送方向，交换信息的方式等）。 A组控制 B组控制 缓冲器 数据总线 DB o o o RD WR A0 A1 RESET CS 读/写 控制逻辑 A口 上C口 下C口 B口 PA7~PA0 PC7~PC4 PC3~PC0 PB7~PB0 内部总线 外设接口 CPU接口 内部逻辑 第一节 8255A的工作原理 一、8255A的结构和功能 端口A和端口B可用作8位 数据I/O口，端口C既可作为8位I/O口，又可作为两个4位I/O口，还常用来配合A口和B口工作，作为控制信号输出、或作为状态信号输入。 (一) 数据端口 8255A内部包含3个8位I/O端口A口、B口和C口，通过外部24根I/O线与外设交换数据或进行通信联络。其中C口可分为两个4位口使用。 A口 上C口 下C口 B口 PA7~PA0 PC7~PC4 PC3~PC0 PB7~PB0 内部总线 (二) 控制逻辑 这是两组根据CPU的编程命令控制8255A工作的电路，它们内部有控制寄存器，用来接收CPU送来的命令字，以决定A组、B组的工作方式，或对C口的每一个位执行置位/复位操作。 A组控制 B组控制 内部总线 端口A和端口C的上半部分（PC7~PC4）由A组控制逻辑管理，端口B和端口C的下半部分（PC3~PC0）由B组控制逻辑管理。 (三)数据总线缓冲器 是双向三态的8位缓冲器, 用作8255A和系统数据总线的接口。 1)接收CPU送来的数据或控制字； 2)外设传送给CPU的数据或状态信息 缓冲器 数据总线 DB o o o RD WR A0 A1 RESET CS 读/写 控制逻辑 内部总线 至数据端口 至控制寄存器 (四) 读/写控制逻辑 控制总线的开放与关闭；控制信息传送的路径和方向。 A1 A0=00，选中端口A A1 A0=01，选中端口B A1 A0=10，选中端口C A1 A0=11，选中控制字寄存器端口 (五) 端口寻址 8255A端口选择表 端口选择信号： 当8255A用在8位数据总线的微处理器（8088）系统中时，端口选择信号输入端A1 A0与地址总线的A1 A0相连即可，例如端口地址为60H，61H，62H和63H。 在16位数据总线的微处理器系统（8086）中，通常将端口选择信号输入端A1 A0与地址总线的A2 A1相连。 8255A芯片的数据线D0~D7既可以接到系统数据总线的低8位，也可以接到系统数据总线的高8位。为了方便，通常接到系统数据总线的低8位，这样CPU要求芯片内部的各个端口都使用偶地址。例如端口地址为F0H，F2H，F4H和F6H。 (六) 方式选择 8255 AB CB DB RD WR D7~D0 A0 A1 CS PB PA PC 8 8 I/O I/O 4 4 PB7 ~PB0 PA7 ~PA0 PC3 ~PC0 PC7 ~PC4 I/O I/O 8 8 I/O I/O PB7 ~PB0 PA7 ~PA0 PB PA PC 控制或 I/O 控制或 I/O 8 8 I/O I/O PB7 ~PB0 PA7 ~PA0 PB PA PC I/O 控制 方式0：基本输入输出 方式1：选通输入输出 方式2：双向总线 二、8255A的控制字 1、方式选择控制字 8255A有3种基本的工作方式，在对8255A进行初始化编程时，应向控制寄存器写入方式选择控制字，以规定各端口的工作方式。 方式选择控制字格式 下C口 I/O 1=输入0=输出 B口I/O 1=输入0=输出 B口方式 0=方式0 1=方式1 上C口I/O 1=输入0=输出 特征位 D7=1 A口方式: 00=方式0 01=方式1 1x=方式2 A口I/O 1=输入0=输出 例：在一个8086/8088系统中，有一片8255A芯片，其各个端口的地址分别为0F8H~0FBH，现要求各个端口的工作方式为： 端口A 方式0 输入 端口B 方式1 输出 端口C（上半部）