EDA技术P1- 概述(4学时)22793.pptVIP

EDA的ASIC设计流程 面向FPGA的开发流程 一个完整的、典型的EDA设计流程既是自顶向下设计方法的具体实施途径，也是EDA工具软件本身的组成结构。 原理图/VHDL文本编辑 综合 FPGA/CPLD适配 FPGA/CPLD 编程下载 FPGA/CPLD 器件和 电路系统 时序与功能 门级仿真 逻辑综合器 结构综合器 1：功能仿真 2：时序仿真 1：ISP方式下载 2：JTAG方式下载 3、针对SRAM结构的配置 4、OTP器件编程 功能仿真 面向FPGA的开发流程 一个完整的、典型的EDA设计流程既是自顶向下设计方法的具体实施途径，也是EDA工具软件本身的组成结构。 1、设计输入 1）图形输入 2）硬件描述语言文本输入 原理图输入方法 状态图输入方法 波形图输入方法 面向FPGA的开发流程 设计输入 状态图输入方法就是根据电路的控制条件和不同的转换方式，用绘图的方法，在EDA工具的状态图编辑器上绘出状态图，然后由EDA编译器和综合器将此状态变化流程图形编译综合成电路网表。 波形图输入方法则是将待设计的电路看成是一个黑盒子，只需告诉EDA工具该黑盒子电路的输入和输出时序波形图，EDA工具即能据此完成黑盒子电路的设计。 原理图输入方法是一种类似于传统电子设计方法的原理图编辑输入方式，即在EDA软件的图形编辑界面上绘制能完成特定功能的电路原理图。原理图由逻辑器件（符号）和连接线构成，图中的逻辑器件可以是EDA软件库中预制的功能模块，如与门、非门、或门、触发器以及各种含74系列器件功能的宏功能块，甚至还有一些类似于IP的功能块。 面向FPGA的开发流程 设计输入 硬件描述语言文本输入 这种方式与传统的计算机软件语言编辑输入基本一致，就是将使用了某种硬件描述语言（HDL）的电路设计文本，如VHDL或Verilog的源程序，进行编辑输入。 文本输入方法克服了原理图输入法存在弊端: ① 随着设计规模增大，设计的易读性迅速下降，对于图中密密麻麻的电路连线，极难搞清电路的实际功能； ② 一旦完成，电路结构的改变将十分困难，因而几乎没有可再利用的设计模块； ③ 移植困难、入档困难、交流困难、设计交付困难，因为不可能存在一个标准化的原理图编辑器 面向FPGA的开发流程 让计算机根据一定的算法和一定的仿真库对EDA设计进行模拟，以验证设计排除错误。分为功能仿真和时序仿真两种不同级别的仿真测试。 2. 仿真 功能仿真：是直接对VHDL、原理图描述或其他描述形式的逻辑功能进行测试模拟，以了解其实现的功能能否满足原设计要求的过程。 不涉及任何具体器件的硬件特性。 时序仿真：接近真实器件运行特性的仿真，仿真文件中已包含了器件硬件特性参数，为高精度仿真。 由针对具体器件的适配器产生的仿真文件，包含了精确的硬件延迟信息。 （前仿真） （后仿真） 面向FPGA的开发流程 （Synthesis）:把抽象的实体结合成单一或统一的实体，把设计抽象层次中的一种表示转化成另一种表示过程。 定义：将电路的高级语言（如行为描述）转换成低级的，可与FPGA\CPLD的基本结构相映射的网表文件或程序。 3.综合 是一个“翻译”过程 意义：综合是 EDA设计的一个重要环节，有了综合技术才可能使 HDL源程序描述的行为变成真正的物理逻辑。 面向FPGA的开发流程 事实上，设计过程的每一步都可称为一个综合环节 从高层次的行为描述开始； 以最底层的结构描述结束； 每个综合步骤都是上一层次的转换。 综合 1、自然语言综合 2、行为综合 3、逻辑综合 4、结构综合 从自然语言表述转换到VHDL语言算法的表述。 从算法表述转换到寄存器传输级（Register Transport Level，RTL）表述，即从行为域到结构域的综合。 从RTL级表述转换到逻辑门（包括触发器）的表述。 从逻辑门表述转换到版图表述（ASIC设计），或转换到FPGA的配置网表文件，又称为版图综合。 * * system on a chip － 简明英汉词典 system on a chip － 单片系统 SOPC － system on a programmable chip 可编程单片式系统，可编程系统级芯片 1、EDA技术伴随着计算机、集成电路、电子系统设计的发展，经历了三个发展阶段 C