6第二章组合逻辑电路基础2.3资料.pptVIP

作业题P77 ：2.11 2.12（见P67图2.3.25）2.14 （改10位为6位） 预习： 2.3 P63- P712.4 * 工程技术人员遇到实际问题，解决实际逻辑问题时发现，有些逻辑电路经常，大量地出现在各种数字系统当中，如加法器、编码器、译码器、数据选择器，数据分配器，数值比较器等等。为了方便使用，已经将这些逻辑电路制成了中规模，小规模的标准化集成电路产品。在设计大规模集成电路时经常会调用这些模块电路。 * * 加法器是构成算术运算的基本单元。 板书加法器的分类：加法器分为一位加法器和多位加法器 一位加法器分为半加器和全加器 多位加法器分为串行加法器和超前进位加法器。 举例四位二进制数相加的过程，说明什么是全加器，什么是半加器。 * * * S=A ⊕B ⊕C：只要有奇数个1则本位和为1. CO=AB+CI（A+B）：三个任意两个为1则进位为1 * 依次将低位加法器的进位输出端CO接至高位加法器的进位输入端CI则可以实现多位加法器。从右往左看，最低位进位输入点CI接地。 描述其工作过程。 优点：结构简单，逻辑关系清晰。 缺点：逐级传输，速度慢，每一个加法器三级门的延迟，则那位加法器则为3ntdp 第i位的进位输入信号（CI）i一定能由Bi-1Bi-2…B0和Ai-1Ai-2…A0唯一确定，所以，可以先得出每一位全加器的进位输入信号，而无需再从最低位开始向高位逐级传递进位信号了，这就有效的提高了运算速度。 * * * * * * 信号的运算顺序是先运行低位的比较，再运行高位的比较。 比较的逻辑顺序是先比较高位再比较低位。 两者矛盾吗？ 关于信号运行顺序和比较运算的顺序问题：信号的运算顺序是先低位再高位，但是比较的逻辑顺序仍然是先比较高位，如果比较出结果了就不用管低位的结果了，只有高位相等才会根据低位的结果的出结论。即，低位比较的结果需要有，因为可能会用到，也可能不用，但是只要有可能用就必须有。 * * 比如：商场超市收银台收银时扫描条形码，会得到该商品的信息。那么其工作原理即为将黑白颜色的宽度编为不同的01代码，然后与数据库中的信息进行比对，得到相应商品的信息。 例如：键盘的104个按键，通过编码器将其编为7位ASC码，通过并行转换为串行传到计算机中被识别。 编码器的应用十分广泛。 编码器分为普通编码器和优先编码器。 * 8个编码请求，任何时刻只有一个发出编码请求。这个编码表不是真值表，真值表完整性，少了256-8=248种状态，全为约束项。通过观察列出逻辑式。 * 对输入信号的苛刻要求限制了普通编码器的应用，在实际工程中应用最广泛的是优先编码器。 * 低电平有效， 高电平有效 * 当EI’=1时无论输入是什么信号，所有的输出都被封锁，没有任何有效输出。 8个编码请求输入端，I7‘优先级最高，I0’优先级最低。 EI‘：使能输入端，选通输入算，低电平有效，才能正常编码。 相应的EO‘端为：选通输出端，为低电平时表示没有有效信号输入。 GS‘：扩展输出端，为低电平时表示有有效信号输入 * * * * 编码器：多入少出 译码器：少如多出 译码器在数字系统中应用非常广泛。 * * * 当G1=1且G2A=G2B=0时，完成正常的译码功能。 当G1为1或者G2A为1或者G2B为1都不译码，输出全部封锁为高电平。 * * * * Your Text 第2章 组合逻辑电路基础 数字技术基础 第 2 章 组合逻辑电路基础 2.1 组合逻辑电路的概念 2.2 逻辑门电路 2.3 常用组合逻辑模块 2.4 组合型可编程逻辑器件 （6-*/29） 一、加法器 2.3 常用MSI组合逻辑电路模块 1. 半加器 特点：不考虑低位来的进位。 常用中规模组合逻辑模块(MSI)包括加法器、比较器、编码器、译码器、数据选择器、数据分配器、总线缓冲器等。能对两个1位二进制数相加而求得和及进位的逻辑电路。 （6-*/29） 逻辑图 逻辑符号 CO =AB 1. 半加器令：A、B — 加数输入S — 本位和输出CO — 向高位进位输出 00 01 01 10 （6-*/29）考虑低位来的进位。 输入：A、B — 相加数CI — 低位来的进位 输出：S — 本位和CO — 向高位的进位 1位全加器真值表 2. 全加器 （6-*/29） 2. 全加器 S = AB CI + AB CI + AB CI + AB·CI CO =AB + A·CI + B·CI 全加器符号 ? B A S CO CI （6-*/29） 优点：结构简单； 缺点： 如何提高速度？ 运算速度低。 3. 多位加法器 串行进位加法器 特点：各级进位同时产生，每位加法不必等低位运算结果。 （6-*/2