DSP2系统与实验教程_2812初识..ppt

初识2812 第二讲 * * 一、2000系列在TI产品中的位置 * * 二、TI公司DSP命名规则 * * Low-profile Quad Flat Package: 薄型四侧引脚扁平封装 * * 常用176引脚LQFP封装 1.4mm 的四侧引脚扁平封装 LQFP(low profile quad flat package)薄型QFP（本体厚度为1.4mm ）。 三、2812芯片实物 * * 哈佛结构 四、2812的结构特点 程序和数据总线 程序和数据 存储器 CPU 冯·诺依曼结构 程序总线 程序 存储器 CPU 数据 存储器 数据总线 同一存储器，统一编址，结构简单；分时访问，速度慢。 两个存储器，单独编址，结构复杂；并行访问，速度快。 1、采用改进的哈佛结构及多总线 * * 仍分程序空间和数据空间，这符合哈佛结构的特点，运行速度高。 程序空间和数据空间又是重合的，这又有冯·诺依曼结构的特点，便于运行嵌入式操作系统。 允许数据存放在程序存储器中，被算术运算指令直接使用，增强了操作的灵活性。 TMS320F2812芯片采用多总线结构 TMS320F2812芯片改进的哈佛结构： 3组地址总线：PAB、DRAB及DWAB; 3组数据总线：PRDB、DRDB及DWDB。 * * 2、设有硬件乘法累加器（MAC） MAC指令在单周期内可以完成： ΣAi*Xi运算的取数、乘法和累加。 这种运算常用于卷积、数字滤波、FFT、相关、矩阵运算等算法。 3、特殊的指令及零开销循环 单周期乘加指令DMAC； 硬件循环计数器。 4、流水线操作 译码 取指 执行 取数 译码 取指 执行 取数 译码 取指 执行 取数 译码 取指 执行 取数 译码 取指 执行 取数 译码 取指 取数 等效于单周期 4个机器周期 取指 译码 1级 2级 3级 4级 1 2 3 4 2812： 8级流水线 * * 五、2812的功能框图 32x32 bit Multiplier Sectored Flash A(18-0) D(15-0) Program Bus Data Bus RAM Boot ROM 22 32-bit Auxiliary Registers 3 32 bit Timers Realtime JTAG CPU Register Bus R-M-W Atomic ALU PIE Interrupt Manager 32 32 32 Event Manager A Event Manager B 12-bit ADC Watchdog McBSP CAN2.0B SCI-A SCI-B SPI GPIO * * 1、XINTF相关引脚（45根） XA[0]～XA[18] ---19位地址总线 XD[0]～XD[15] ---16位数据总线 XMP/MC = 1，微处理器模式（片外引导） = 0，微计算器模式（片内引导） XHOLD---外部DMA保持请求信号。该引脚为0时请求XINTF释放外部总线。 XHOLDA---外部DMA保持确认信号。响应XHOLD的请求时XHOLDA呈低电平。 六、2812的引脚功能 * * XZCS0AND1---区域O和区域1的片选，访问区域0或1时有效(低)。 XZCS2-------区域2的片选，访问区域2时有效(低)。 XZCS6AND7---区域6和7的片选，访问区域6或7时有效(低)。 XWE---写使能。 XRD---读使能。 XR/W-------为低电平时表示处于写周期，为高电平时表示处于读周期 XREADY-----数据准备好信号，置1表示外设已为访问做好准备。 * * 2、时钟、复位及JTAG引脚（14根） X1/XCLKIN ---振荡器输入／外部时钟输入。应注意输入外部时钟的高电平不能超过1.8V。 X2----------振荡器输出。 XCLKOUT-----来自SYSCLKOUT，用来产生等待状态，作为通用时钟源。XCLKOUT与SYSCLKOUT的频率或者相等，或是它的1/2，或是l/4。复位时XCLKOUT＝SYSCLKOUT/4 TESTSEL-----测试引脚，TI保留，必须接地。 * * TEST1--测试引脚，TI保留，必须悬空。 TEST2--测试引脚，TI保留，必须悬空。 XRS----器件复位(输入)及看门狗复位(输出)。 TRST---JTAG测试复位。 TCK----JTAG测试时钟。 TMS----JTAG测试模式选择端。 TDI----JTAG测试数据输入端。 TDO----JTAG扫描输出，测试数据输出。 EMU0---仿真器引脚0。 EMU1---仿真器引脚1。 The XCLKOUT signal i