第6章数据采集及处理解说.ppt

6.7 A／D转换器与微机接口 结合控制CE，并由 非直接控制 地址线的 A0 直接接入AD574A的脚。 和 因为 接地，所以A／D转换结果 ，从D11～D4 读出高8位结果； ，从D3～D0 读出低4位结果。 分两次读出： 6.7 A／D转换器与微机接口 注意： AD574A工作于普通控制方式时， 不适合于PC286以上微机，因为这 类微机的总线周期短，难以适合 AD574A所要求的设置时间。 * 产品平均市场寿命从七十年代末的近十年缩短到九十年代中 期的2.4年；与此相反，产品的平均开发时间从七十年代末的一年 增加到九十年代中期的五年多。这对矛盾是对企业新产品开发能 力的极大的压力。 6.6 面对设计如何选择和使用A／D转换器 由图6.23可知: ξ 变化缓慢， eM减小不多。 ξ↑，eM↓ 图6.23 ξ与 的关系 eq eM eq eM ξ 0.1 0.3 0.5 0.7 0.9 1.0 1.1 1.2 1.3 1.4 因此，取 为 0.3～ 0.5 较为合适。 6.6 面对设计如何选择和使用A／D转换器 总之，A／D转换器的精度应与测量 装置的精度相匹配。 确定位数 ①量化误差在总误差中所占 比例要小。 ②根据测量装置的精度水平， 合理提出位数要求。 6.6 面对设计如何选择和使用A／D转换器 目前，大多数测量装置的精度值不小 于0.1%～0.5%，故A／D转换器的精度取 0.05%～0.1%，相应的位数为10～11位， 加上符号位，即为11～12位。 ⑵ 从动态平滑性的要求来考虑 位数不能太多，否则虽然q↓，但产生 高频小振幅量化噪声。 一般来说，满足静态精度要求的位数，也能满足动态平滑性的要求。 6.6 面对设计如何选择和使用A／D转换器 2. 如何确定A／D转换器的转换速率 转换速率— 每秒钟能完成的转换次数。 其与转换时间的关系： 6.6 面对设计如何选择和使用A／D转换器 确定转换速率时，应该考虑系统的采样速率： 若转换时间为100?s ，则转换速率为10千次/s。 设一个周期采10个样点，那么A／D转换 器最高只能处理1kHz的模拟信号。 若转换时间为10?s，则转换速率为100千次/s， 信号频率可提高到10kHz。 6.6 面对设计如何选择和使用A／D转换器 3. 如何确定是否要加采样／保持器 原则上，采集变化非常缓慢的模拟信 号（例如温度）时，可不用采样／保持器。 其它模拟信号都要加采样／保持器。 第6章 模／数转换器 6.7 A／D转换器与微机接口 接口任务 ①转换器收到微机发出的转换 指令，进行转换。 ②当微机发出取数指令时，转 换结果存入微机内存。 6.7 A／D转换器与微机接口 1. 接口设计中的问题 需要解决的问题有以下三个： ⑴ 数据输出缓冲问题 原因： 计算机的数据总线是CPU与存储器、 I／O设备之间传送数据的公共通道。 要求： A／D转换器的数据输出端必须通过 三态缓冲器与数据总线相连。 6.7 A／D转换器与微机接口 当未被选中时，A／D转换器的输出呈 高阻抗状态，以免干扰数据总线上的数据 传送。 下面分四种情况予以讨论。 芯片数据输出端有三态缓冲器，且有三 态控制端引脚 相应芯片有ADC0809，AD7574。 它们可以直接和微机数据总线相连。 6.7 A／D转换器与微机接口 芯片不具备三态输出缓冲器 相应芯片有ADC1210。 这类芯片输出端不能直接连到数据总 线，必须外加三态缓冲器。 芯片具有三态输出缓冲器，且由片内时序控制 相应芯片有AD571和AD572。 这类芯片不能直接与数据总线相连， 需要通过时序调整接口转换。 6.7 A／D转换器与微机接口 芯片有三态输出缓冲器，且片内时序与 微机总线时序配合 相应芯片有AD574A， 这类芯片的输出端可直接和微机数据 总线相连。 ⑵ 产生芯片选通信号和控制信号 芯片选通信号— 地址信号。 信号产生： 由译码器产生地址信号。 6.7 A／D转换器与微机接口 作用： 给出地址信号，就选通了A／D 芯片。 译码器与地 址总线连接 ①系统采用内存映象I／O方式， 　需要全部地址线参与译码。 ②系统采用I／O映象方式，用部 分低位地址线参与译码。 内存映象—— I／O不单独编址。 I／O映象—— I／O单独编址。 6.7 A／D转换器与微机接口 控制信号完成对