实验一38译码器的设计(免费阅读).pptVIP

EDA 电信教研室 什么是EDA？ Electronic Design Automation （电子设计自动化） 我们要学习EDA的哪些内容？ 一、PSPICE部分（略） 二、EWB部分（略） 三、MAX-PLUSII部分 是以FPGA，CPLD硬件为基础，VHDL语言为编程语言。 Max+plusⅡ设计过程 实验一３-８译码器的设计 （二）电路的编译与适配 １、选择芯片型号 选择当前项目文件欲设计实现的实际芯片进行编译适配，单击Assign|Device选择芯片，如图所示。 ２、编译适配 启动MaxplusII\Compiler菜单，按Start开始编译，并显示编译结果，生成下载文件。如果编译时选择的芯片是CPLD，则生成*.pof文件；如果是FPGA芯片的话，则生成*.sof文件，以被硬件下载编程时调用。同时生成*.rpt报告文件，可详细察看编译结果。如果有错误待修改后再进行编译适配，如图所示。 （三）电路仿真与时序分析 MaxplusII支持电路的功能仿真（或称前仿真）和时序分析（或称后仿真）。 一）添加仿真激励波形 1、启动MaxplusII\Wavefrom Editor菜单，进入波形编辑窗口，如图所示。 ２、将鼠标移至空白处并单击右键，出现如图所示对话窗口。 ３、选择Enter Nodes from SNF选项，并按左键确认，出现如图所示对话框，单击“ ”和 “ ”按钮，选择欲仿真的I/O管脚。 ４、单击OK按钮，列出仿真电路的输入、输出管脚图，如图所示。在本电路中，3-8译码器的输出为网格，表示未仿真前输出是未知的。 ５、调整管脚顺序，符合常规习惯，调整时只需选中某一管脚（如 ）并按住鼠标左键拖到相应的位置即可完成。调整后如图所示。 ６、准备为电路输入端添加激励波形。选中欲添加信号的管脚，窗口左边的信号源即可变成可操作状态，如图中箭头和圆括号所示。根据实际要求选择信号源种类，在本电路中选择时钟信号就可以满足仿真要求。 * * * * 现阶段EDA对我们的影响 1、电子电路的仿真 2、简单电路的设计 3、复杂电路的设计 4、认识由单元电路提高到系统分析和设计 本课程的目的 了解一类器件 掌握一门设计语言 熟悉一种设计工具 一、设计流程 Max+plusⅡ软件设计流程由以下几部分组成。 1、设计输入：可以采用原理图输入、HDL语言描述、EDIF网表输入及波形输入等几种方式。 2、编译：先根据设计要求设定编译参数和编译策略，如器件的选择、逻辑综合方式的选择等。然后根据设定的参数和策略对设计项目进行网表提取、逻辑综合和器件适配，并产生报告文件、延时信息文件及编程文件，供分析仿真和编程使用。 3、仿真：仿真包括功能仿真、时序仿真和定时分析，可以利用软件的仿真功能来验证设计项目的逻辑功能是否正确。 4、编程与验证：用经过仿真确认后的编程文件通过编程器（Programmer）将设计下载到实际芯片中，最后测试芯片在系统中的实际运行性能。 在设计过程中，如果出现错误，则需重新回到设计输入阶段，改正错误或调整电路后重复上述过程。 设计输入 编 译 在系统测试 编 程 修改设计 仿真与定时分析 下图是Max+plusⅡ编译设计主控界面，它显示了Max+plusⅡ自动设计的各主要处理环节和设计流程，包括设计输入编辑、编译网表提取、数据库建立、逻辑综合、逻辑分割、适配、延时网表提取、编程文件汇编（装配）以及编程下载9个步骤。 二、设计步骤 1）输入项目文件名(File/Project/Name) 2）输入源文件(图形、VHDL、AHDL、Verlog和波形输入方式) (Max+plusⅡ/graphic Editor；Max+plusⅡ/Text Editor；Max+plusⅡ/Waveform Editor) 3）指定CPLD型号(Assign/Device) 4）设置管脚、下载方式和逻辑综合的方式 (Assign/Global Project Device Option,Assign/Global Logic Synthesis) 5）保存并检查源文件(File/project/Save Check) 6）保存和编译源文件(File/project/Save Compile) 7）指定管脚(Max+plusⅡ/Floorplan Editor) 8）生成波形文件(Max+plusⅡ/Waveform Editor) 9）仿真(Max+plusⅡ/Simulator) 10）下载配置(Max+plusⅡ/Programmer) 三、常用菜单简介