3.组合逻辑电.pptVIP

* * 组合逻辑电路 退出 总目录 ※ 常用MSI组合逻辑器件 编码器 数据选择器 数码比较器 加法器 译码器 ※ 译码器的应用 ※ MSI组合逻辑器件的扩展方法 数据分配器 ※ 组合电路的分析方法与设计方法 总目录 退出 目录 组合电路的分析方法与设计方法 总目录 退出 目录 逻辑抽象的主要工作 分析事件的因果关系，确定输入变量和输出变量 定义逻辑状态的含义 根据给定的因果关系列出真值表 将逻辑函数变换为适当的形式 使用SSI门电路进行设计时，应将函数式化简为最简形式，并变换成与器件种类相适应的形式 使用常用MSI组件进行设计时，应将函数式变换成所 用器件函数式相同或类似的形式，并用最少的器件和最简单的连线构成电路 常用MSI组合逻辑器件 总目录 退出 目录 常用MSI组合逻辑器件 目录 总目录 退出 常用MSI组合逻辑器件 目录 总目录 退出 译码器的应用 目录 总目录 退出 实现存储系统的地址译码 可用作数据分配器或脉冲分配器 可以实现多输出组合逻辑函数 [例1] 用少量门电路控制译码器的使能端可以 实现多地址译码。 因3-8译码器使能端E1E2AE2B=100时才能工 作，图1(a)电路中，当A7A5A3=111，A6A4=00， A2A1A0从000～111变化时 Y0～Y7分别被译中，所以该电路可以对8根地址输入线 (A7～A0)分别在A8H～AFH状态时进行译码。 同理，图1(b)电路中，当 A9A7A6A5=1111、 A8=A4=A3=0时，电路可以对8根地址输入线(A7 ～A0)分别在2E0H～2E7H状态时进行译码。 目录 总目录 退出 译码器 图1(a) 图1(b) 目录 总目录 退出 译码器 [例2] 用3-8译码器构成8路脉冲分配器 目录 总目录 退出 译码器 解：① CP加在E1端 在CP=1时译码 电路图： 波形图： 波形图： 目录 总目录 退出 译码器 电路图： ② CP加在E2端 在CP=0时译码 [例3] 已知：F1=D(B+C)(B+C)(A+B) F2=(A+B+D)(A+C+D) 用3-8译码器加少量门电路实现4变量逻辑函数。 图3(a) F1 F2 目录 总目录 退出 译码器 解：⑴ 根据函数式画出F1 F2的卡诺图 ，如图3(a)所示： ⑵ 从图中看出： 当D变量为1时： F1=0、F2=1 D变量为0时： F1=(B+C)(B+C)(A+B)=∑m(A B C)(0 3 4) F2=(A+B)(A+C)=∏M(A B C)(4 6 7) 因此可以用D变量控制3-8译码器的使能端E2A(或E1或E2B) 将A、B、C加至地址输入端，加少量门，实现4变量函数。 电路如图3(b)所示： 图3(b) 目录 总目录 退出 译码器 ㈠ 利用使能端进行扩展 ㈡ 树状扩展 目录 总目录 退出 *