第六章 时序逻辑电路课题.ppt

第六章  时序逻辑电路的分析和设计 在数字电路中，能够记忆输入脉冲个数的电路。 返回 定义 分类 （1）按计数的功能分 加法计数器 减法计数器 可逆计数器 （又称加/减计数器） 基本功能——统计时钟脉冲的个数，即实现计数操作。 功能 其它功能——可用于分频、定时、产生节拍脉冲等。 （3）按计数的数制分 二进制计数器 十进制计数器 不规则计数器 （又称任意进制计数器） （2）按计数的进制方式分 同步计数器 异步计数器 （又称并行计数器或电位计数器） （又称串行计数器或行波计数器） 第6章 * 同步时序电路：各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。 异步时序电路：各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。 二者比较： 同步时序电路的速度高于异步时序电路； 同步时序电路的结构较异步时序电路复杂； 返回 定义 在数字电路中，用来存放二进制数据或代码的电路称为寄存器。 组成原理 寄存器是由具有存储功能的触发器组合起来构成的。 ∵ 一个触发器可以存储1位二进制代码， ∴ 存放n位二进制代码的寄存器，需用n个触发器来 构成。 *