数字电路23.pptVIP

计算机学院 方维 将二进制码 翻译成一个有效的输出信号。 §2.5 译码器和编码器 一、 译码器(Decoder) 常用译码电路 二进制译码器 二 - 十进制译码器 七段显示译码器 1) 功能与结构： 输入端：使能端、地址端。 输出端：低电平有效。 （1) 3:8译码器（74138） 二进制译码器 输入：n位代码； 输出： 从2n个信息中译出一个有效信息。 译码器的输出端对应一个最小项的非。 A 0 Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 A 1 A 2 G 1 G 2A G 2B LOW LOW (2) 双2:4译码器74LS139 1A1 1A0 1G 2A1 2A0 2G 74LS139 1Y0 1Y1 1Y2 1Y3 2Y0 2Y1 2Y2 2Y3 （1)提供片选 用3－8译码器构成4－16译码器 0000000100100011010001010110011110001001101010111100110111101111 3. 应用举例 “1” “0” G1 用3-8译码器74138和2-4译码器74139扩展成5-32译码器 ?????? ?????????????????? G1 0000000111010000111110000101111100011111 用4选1的数据选择器构成16选1的数据选择器 0000000100100011010001010110011110001001101010111100110111101111 (2) 地址译码 存储器、外设地址译码 74LS138 C B A G1 G2A G2B Y0’ Y1’ Y2’ Y3’ Y4’ Y5’ Y6’ Y7’ A9 A10 A11 A12 A13 A14 Y0 Y1 Y2 A15 ① 1000H～1FFFH ② Y0： 1000H～11FFH Y1： 1200H～13FFH Y2： 1400H～15FFH 写出：该译码器选择的地址范围；Y0、Y1、Y2的地址译码范围（用16进制数表示） A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 ×××× ×××× 0 0 0 1 A B C × A设备 0 0 0 0 1 0 X X X X B设备 0 0 0 1 0 0 X X X X C设备 0 0 0 1 1 1 X X X X 用3：8译码器实现 Y2 Y4 Y7 某计算机用地址A9～A0选择外设，设备A、B、C的选择地址分别为：20H～2FH、40H～4FH、70H～7FH，请设计地址译码器。（用74LS138实现） A9 A8 A7 A6 A5 A4 A3……A0 C B A G1 G2A’ G2B’ 74LS138 Y0’ Y1’ Y2’ Y3’ Y4’ Y5’ Y6’ Y7’ A B C 20H～2FH 40H～4FH 70H～7FH 0 0 0 0 1 0 X X X X 0 0 0 1 0 0 X X X X 0 0 0 1 1 1 X X X X A9 A8 A7 A6 A5 A4 A3… A0 (3） 实现逻辑函数 实现多输出组合逻辑电路，且无需化简过程。 用译码器(低电平）和与非门实现逻辑函数。一般，n个地址端的译码器可实现n变量的逻辑函数。 例：用译码器74LS138和适当的与非门实现全减器的功能。 真值表 输出表达式变为最小项之非 画电路图 A B C “1” 74LS138 Y0 A2 Y1 A1 Y2 A0 Y3 S1 Y4 S2 Y5 S3 Y6 Y7 地址 高低位 对应 使能端有效 Gi Di 输入：主裁A，副裁B，C，D,同意为1 输出：F＝1 承认 用1片74LS138和与非门设计一判定电路，在主裁同意的前提下，三名副裁多数同意，成绩才被承认。 D C B A 74LS138 Y0 A0 Y1 A1 Y2 A2 Y3 S1 Y4 S2 Y5 S3 Y6 Y7 F A2 A1 A0