数字电路第7章半导体存储器(免费阅读).pptVIP

阜师院数科院 §7. 1 概述 2716的工作方式 §7. 3 读写存储器( RAM ) VCC Wi D D I/O R / W 1 2 3 T2 T3 T4 T5 T6 Q Q T1 字线 数据线 数据线 T5和T6是门控管， 由字线Wi控制其导通或截止： Wi＝1 ， 否则就截止。 T5 T6 两管导通； 门控管T5和T6导通时可以进行“读”或“写”的操作： VCC Wi D D I/O R / W 1 2 3 T2 T3 T4 T5 T6 T1 字线 数据线 数据线 R / W的控制作用： = 0时， R/W 而门2处于高阻状态， 0 三态门1、3接通， 0 0 使 I/O 信号得以经过门1、3送到数据线上，以便写入 。 VCC Wi D D I/O R / W 1 2 3 T2 T3 T4 T5 T6 T1 字线 数据线 数据线 R / W的控制作用： R/W ＝1 时， 门1、3处于高阻状态， 1 门2接通， 1 将数据线上电位送到 I / O，以便读出。 1 7.3.2动态随机存储器(DRAM) 静态RAM存储单元所用的管子多，功耗大，集成度受到限制，为了克服这些缺点，人们研制了动态RAM。动态RAM存储数据的原理是基于MOS管栅极电容存储效应。由于漏极电流的存在，电容上存储的数据不能长久保存，因此必须定期给电容补充电荷，以避免存储数据的丢失，这种操作称为再生或刷新。 一、 DRAM存储单元电路（四管、三管和单管三种） 1、 三管动态MOS存储单元电路 在三管动态MOS存储单元电路中，信号以电荷形式存储在T2管的栅极电容C之中。电容上的电压VC控制着T2的开关状态，给出位线上的高、低电平。控制读和写的字线和位线是分开的。读的字选线控制着T3管的开关状态，写的字选线控制着T1管的开关状态。 T4是同一列存储单元公用的预充电MOS管。 进行读操作时，首先将读位线预充到高电平，然后令读字线为高电平，使T3管导通。如果C上充有正电荷，而且VC大于T2的开启电压，则T2管导通，读位线上的电容CB经T3和T2放电，使位线输出低电平。如果C上没有充电，则T2截止，CB没有放电通路，位线维持预充的高电平。位线的高、低电平经读出放大器反相放大后送到输出端，即读出的数据。 进行写操作时，令写字线为高电平，于是T1管导通，输入的数据加到写位线上，通过T1与T2管的栅极电容C接通，于是便将输入的高、低电平信号存储到C上面。 在读出时位线上的电压信号与电容C上的电压信号相位相反，而在写入时位线上的电压信号与C上的电压信号同相。为了周期性地对存储单元刷新，必须先将C上存储的电压信号读出，反相后再重新写入。 2、单管动态MOS存储单元电路 单管动态MOS存储单元电路由一只N沟道增强型MOS管T和一个电容CS组成。 在进行写操作时，字线给出高电平，使T导通，位线上的数据便经过T被存入CS中。 在进行读操作时，字线同样应给出高电平，并使T导通。这时CS经T向位线上的电容CB提供电荷，使位线获得读出的信号电平。设CS上原来存有电荷，电压VCS为高电平，而位线电位VB=0，则执行读操作以后位线电平将上升为 因为在实际的存储电路中位线上总是同时接有很多存储单元，使CB CS，所以位线上读出的电压信号很小。 例如读出操作前VCS=5V，CS/CB=1/50，则位线上的读出信号将仅有0.1V。而且在读出以后CS上的电压也只剩下0.1V，所以这是一种破坏性读出。因此，需要在DRAM中设置灵敏的读出放大器，一方面将读出信号加以放大，另一方面将存储单元里原来存储的信号恢复。 二、灵敏恢复/读出放大器 DRAM中的单管动态存储单元也是按行、列排成矩阵式结构的，并且在每根位线上接有灵敏恢复/读出放大器。 灵敏恢复/读出放大器包含一个由T1~T4组成的锁存器和三个控制管T 5 、T 6 和T7 放大器的一个输出端与位线B和存储单元相连，另一输出端接至一个虚单元上。虚单元的存储电容CF上存入一个介于高、低电平之间的参考电平VR. 图7.3.10 灵敏恢复/读出放大器的读出过程 （a）读出0的情况 （b）读出1的情况 读出过程是在一组顺序产生的时钟信号控制下进行的。 首先ΦR、 ΦF给出正脉冲，使T 5 、T 6 和T7 导通，位线B、B’和CF均被充电至VR。当字线选通脉冲ΦW到达后，存储单元的开关管T S和虚单元的开关管TF同时都导通。 如果CS上没有存储电荷，则CB经TS向CS放电，vCs上升，而位线