数字钟设计报告模板.docVIP

电子工程系 数字电路与逻辑设计系统训练设计报告 课题名称： 简易数字钟 指导教师：陈莹 学生班级：计应Q1032 学生姓名： 汪卫东 学 号： 10180301083 学生院系：管理技术学院计科系 2011年 12 月 22 日 目 录 （黑体 三号 居中） 摘要 错误！未定义书签。 二、设计内容及要求 4 三、数字电子钟的基本原理 4 1． 4 2． 5 四、数字电子钟的电路设计及调试 5 1． 5 2． 5 五、总结与展望 5 参考文献 5 附录 错误！未定义书签。 简易数字钟 摘要： 数字钟是由秒信号发生器、计数器、译码器、数码显示器等几部分组成。数字钟从原理上讲是一种典型的数字电路，其中包括组合逻辑电路和时序电路。 本文针对简易数字钟的设计要求，提出了多种整体设计方案，并根据这几种设计方案各自的优缺点进行比较，从而确定选择其中一种较优的设计方案，实现在熟练应用计数器的前提下运用层次化的设计方法进行逻辑设计。定义和规定各个模块的结构，在对模块内部进行详细设计。在实验室里详细设计的时候要根据可采用的芯片，分析各芯片是否适合本次设计，选择较合适的芯片进行设计，最后将设计好的模块组合调试，并在 MULTISIM中仿真通过。 关键字：数字钟，MULTISIM，74LS47D，74LS160D，555计时器，组合电路 一、设计内容及要求 （1） 设计一个数字电子钟电路，要求按24小时制准确计时，以数字形式显示“时”、“分”、“秒”时间。 （2）用中小规模集成电路组成数字电子钟，并进仿真测试。 （3）画出基本逻辑框图和各单元电路图，并写出设计、实验总结报告。 二、系统方案比较和选定 图1 设计方案一的设计原理图 方案二：设计主要由555振荡电路，时间计数电路，译码驱动电路。其中，时间计数电路用六个74LS90组成。时间计数电路由74LS160组成，分为一个24进制电路和两个60进制电路。译码驱动电路是由六片74LS47组成的，显示器是与它其驱动共阳极LED数码显示器组成。采用异步电路构成整个电路，并行进位方式构成各模块。 设计方案二的设计原理图如下 图2 设计方案二的设计原理图 1、在数字电路设计中，两种方案采用了不同的元器件，但都达到了数字时钟功能 2、第一个方案采用了6片74LS161作为计数器芯片，而第二个方案则采用了6片74LS160作为二级分频器，电路较后者简单。 鉴于第一种方案有比较多的局限性，而方案二则比较方便实用，再根据本次设计的具体要求与所学的知识，确定方案二为本次设计采用的方案。 将秒信号发生器发出的时钟信号输给秒模块，秒模块的进位输给分模块，分模块进位输给时模块。在进行秒模块和分模块和时模块时，分别采用了60进制和24进制，他们都是通过并行进位，反馈预置数法来完成各个单个模块的功能，并通过异步电路构成整个计时器系统。 三、数字电子钟的基本原理 1．电路系统的设计过程 数字钟是一个对标准频率（1HZ）进行计数的计数电路。单元电路设计、参数计算器件选择） 由以上可以把秒信号发生器设计为如下图所示： 2．秒模块 在这个方案中，采用的是芯片74LS160芯片作为计数器，其 五、总结与展望 （根据仿真结果总结设计电路的特点和方案的优缺点并提出改进意见和展望。 555振荡器 秒个 位计 数 位计 数 数 秒十 位计 数 位计 数 数 74LS47 译码 驱动 74LS47 译码 驱动 74LS47 译码 驱动 74LS47 译码 驱动 分个 位计 数 位计 数 数 分十 位计 数 位计 数 数 时个 位计 数 位计 数 数 时十 位计 数 位计 数 数 74LS47译码 驱动 555振荡器 秒个 位计 数 秒十 位计 数 分个 位计 数 分十 位计 数 时个 位计 数 时十 位计 数 74LS47译码 驱动 74LS47译码 驱动 74LS47译码 驱动 74LS47译码 驱动 74LS47译码 驱动 74LS47 译码 驱动