第4章 存储器系统.ppt

第四章 存储器系统 本章学习内容 存储器的分类及分层结构 半导体存储器的分类、工作原理及组成 辅助存储器的分类及工作原理 高速缓冲存储器cache的结构及工作原理 并行存储系统 虚拟存储器 4.1 存储器概述 存储器的分类 1）按与CPU的连接和功能分类 2. 主存的组成和基本操作 1）基本概念 存储元件（存储元/存储位）——最小的存储单位 存储一位二进制信息的物理器件。 存储元件的条件 有两个稳定状态，可以存储“0”、“1” 。 在外界的激励下，能够可以写入“0”、“1”。 能够识别器件当前的状态，可以读出所存的“0”、“1”。 存储单元 可以同时进行读写操作的一组存储元件的集合。 存储体（存储阵列） 把大量存储单元电路按一定形式排列起来，一般排列成阵列形式，即构成存储体，又称存储阵列。 存储单元的地址/地址码 存储体中每个存储单元被赋予的一个唯一的编号以区别不同的存储单元。 要对某一存储单元进行存取操作，必须首先给出被访问的存储单元的地址。 存储单元的编址单位——可寻址的最小单位 按字节编址：相邻的两个单元是两个字节。 按字编址：相邻的两个单元是两个字。 2）主存的最基本组成 3）主存与CPU的连接及主存的操作 读主存： 写主存： 1）被读单元的地址?MAR 1）被写单元的地址?MAR 2）发读命令 2）要写入的数据?MDR 3）读出的数据?MDR 3）发写命令 3. 主存的主要技术指标 1）存储容量：存储器所能存储的二进制信息总量。 存储容量的表示——M×N M表示存储单元个数，N表示每个存储单元可以存放的二进制位数。 在以字节为编址单位的机器中常用字节表示存储容量。 存储容量的主要计量单位： 1K= 210 = 1024 1M= 220= 1024K = 1048576 1G = 230= 1024M= 1073741824 存储器容量与地址线的关系 1K= 210 需要10根地址线 1M= 220 需要20根地址线 256M=228 需要28根地址线 2）速度 访问时间 TA（读写时间 / 取数时间） 一次存储器存取的启动?完成所需的全部时间 存取周期TM （存储周期 / 读写周期） 相邻两次存取操作所需的最小时间间隔 由于半导体存储器一次存取操作后需要有一定的恢复时间， 即TM =TA + T恢复，所以存储周期TM大于取数时间TA 3）带宽（存储器数据传输率、频宽Bm） 存储器单位时间所存取的二进制信息的位数。 带宽Bm= W/TM （KB/S、MB/S） W——存储器总线的宽度，对于单体存储器，W就是数据总线的根数。 提高存储器速度的途径 提高总线宽度W，如采用多体交叉存储方式。 减少TM，如引入Cache。 4. 存储器层次结构 2）缓存--主存层次和主存--辅存层次 4.2 半导体存储器 1. 静态RAM工作原理及其芯片结构 1）6管静态基本MOS存储单元电路——1位 2）静态RAM芯片的结构 存储器芯片——把存储体及其外围电路（包括地址译码与驱动电路、读写放大电路及时序控制电路等）集成在一块硅片上，经过封装，引出地址线、数据线、控制线、电源、地线等。 存储器芯片一般做成双列直插形式。 ① 半导体存储芯片的基本结构 半导体存储器芯片一般有两种结构 字片式结构（线选式/一维/单译码） 一根字线控制一个存储单元 对一个存储单元的所有位同时读写 位片式结构（重合式/二维/双译码） 一根行选择线和一根列选择线控制一个存储单元 可对一根行选择线控制的一组存储单元同时进行读写 字片式结构的缺点 单译码的方案使得，有多少个存储单元就有多少个译码驱动电路，所需的译码驱动电路较多 ③ 位片式结构下静态RAM基本电路 位片式结构的存储器芯片(1K×1位) 位片式结构的存储器芯片(4K×1位) 译码驱动电路对比 3）静态RAM举例— Intel 2114(1K*4位) 双列直插式，18个引脚 ② 2114的内部矩阵结构 2. 动态RAM工作原理及其芯片结构 1）单管动态MOS存储电路 2）动态RAM举例——4116 (16K*1位) 3）动态RAM的刷新 因为电容电荷的泄放会引起信息的丢失，因此动态MOS存储器每隔一定时间需进行一次刷新操作。 刷新的间隔时间主要根据电容电荷泄放速度决定。 设存储电容为C，其两端电压为u，电荷Q=C?u， 则泄漏电流为 集中式刷新 按照存储器芯片容量的大小集中安排刷新时间，对所有存储电路进行刷新。在刷新时间内，存储器停止读/写操作（不允许CPU访问）。 CPU的“死区”——存储器刷新时间。 优点 系统的存取周期不受刷新工作的影响，读写操作和刷新工作在最大刷新周期内分开进行，控制简单