第03章 合电路的分析与设计_v1.ppt

数字电路与逻辑设计北京邮电大学 信息与通信工程学院 第三章 组合电路的分析和设计 陈杰 chenjie@bupt.edu.cn 3.1 组合逻辑电路的特点 时序逻辑电路 3.2 组合逻辑电路的分析 分析目的： 找出输出函数与输入变量的逻辑关系, 确定电路所实现的逻辑功能. 分析方法： 3.2 组合逻辑电路的分析 常用逻辑符号 例1：试分析下图所示逻辑电路的功能。 例2：试分析下所示逻辑电路的功能。 例3：试分析下图所示电路逻辑，写出表达式。 例4：试分析下图所示逻辑电路的功能。 例4：试分析下图所示逻辑电路的功能。 二进制码至格雷码的转换 作 业 3-1 (d) 3-3 3-4 3.3 小规模组合电路的设计 设计目标: 根据逻辑功能的要求, 得到实现该功能的最优逻辑电路. 最优标准: 小 规 模SSI ? 逻辑门数最少 中大规模 MSI? 集成块数最少 速度最快, 性价比最高等 设计的步骤 一 由问题的文字描述作出真值表 根据具体问题确定 逻辑变量 逻辑函数 赋值原则 作出真值表 一 由问题的文字描述作出真值表 一 由问题的文字描述作出真值表 多输出函数组合电路的设计实例 二 逻辑函数的实现 1. 两级与非门电路的实现 求出函数的最简“与或”式; 对函数两次取反，再运用反演律, 变成与非-与非式； 二 逻辑函数的实现 例：试用两级与非门实现函数 F(A,B,C,D)=?(0,1,4,5,8,9,10,11,14,15 ) 二 逻辑函数的实现 2. 两级或非门电路的实现 求出函数的最简“或与”式; 对函数两次取反，再运用反演律，变成或非-或非式； 二 逻辑函数的实现 例：试用两级或非门实现函数 F(A,B,C,D)=?(0,1,4,5,8,9,10,11,14,15 ) 组合电路设计中的一些实际问题 输入变量的形式 双轨输入：信号源既提供原变量又提供反变量 单轨输入：信号源仅提供原变量 单输出/多输出函数 电路的整体性能最优 多输出电路： 编码器、译码器、全加器 特点：在一种输入组合下, 有一组函数输出 逻辑门及输入端数的限制 采用SSI芯片时的设计 1. 多输出函数的设计 多输出函数的设计: 以单输出函数设计为基础，但考虑整体性能最优。 (1) 分别对每个函数进行简化, 找出公共圈; (2)从各函数相同的最小项出发， 改变原圈法, 以求更多公共圈; (3) 写出多输出函数表达式, 绘制逻辑电路图. 多输出函数的设计实例 多输出函数的设计实例 多输出函数的设计实例 多输出函数的设计实例 多输出函数的设计实例 多输出函数的设计实例 多输出函数的设计实例 多输出函数的设计实例 多输出函数的设计实例 多输出函数的设计实例 多输出函数的设计实例 2. 采用SSI芯片时的设计 74LS00 2. 采用SSI芯片时的设计 2. 采用SSI芯片时的设计 3. 指定门类型的设计 与或式 ? 与非-与非式 对函数两次取反，再运用反演律。 或与式 ? 或非-或非式 对函数两次取反，再运用反演律。 与或式 ? 与或非式 填入卡诺图，圈零求反函数最简与或式，再取反。 与或式 ? 或与式 填入诺图，圈零求最简或与式。 与或非式 ? 或非-或非式 举例：全减器的设计 举例：全减器的设计 3.3.5 组合电路设计实例－运算电路 半加器与全加器: 实现一位二进制数加法运算的逻辑电路。 半加器：只考虑加数和被加数，不考虑低位进位的逻辑部件。 全加器：同时考虑加数、被加数、低位进位的逻辑部件。 半加器和全加器的设计 用异或门及或非门设计全加器 加法器的设计 串行进位加法器 并行进位加法器 半加器的设计 半加器的设计 全加器的设计 加法运算电路 串行进位加法器 优点：电路容易实现 缺点：速度慢 加法运算电路－四位超前进位加法器 进位位直接由加数、被加数和最低位进位位CI0形成. 加法运算电路- 超前进位原理 运算电路实例 运算电路实例 运算电路实例 运算电路实例 作业 3-7 (5) 3-10 (1) (4) 3-11 (2) 3-13 3-19 思考题 3-1 (a) (c) 3-2 3-7 (4) (6) 3-10 (2) 3-14 3-18 3.4 组合逻辑电路的冒险 理想情况: 逻辑门连线无延迟 多个信号同时瞬间变化 实际情况: 信号变化: 过渡时间 信号通过逻辑门: 响应时间 多个信号变化: 有先有后 3.4 组合逻辑电路的冒险 3.4 组合逻辑电路的冒险 基本概念 静态逻辑冒险 某一个输入变量发生变化, 变化前后函数值相同, 变化时出现一次瞬时输出错误. 静态功能冒险 多个输入变量同时发