本科毕业论文—基于fpga的频率计设计与实现.docVIP

唐 山 学 院 毕 业 设 计 设计题目：基于FPGA的数字频率计设计与实现 系 别： 信息工程系 班 级： 10应用电子技术（1）班 姓　 　名： 田书婷 指 导 教 师： 马军爽 2013年6月10 日基于FPGA的数字频率计设计与实现 摘 要 在电子设计领域，随着计算机技术、大规模集成电路技术、EDA(Electronics Design Automation)技术的发展和可编程逻辑器件的广泛应用，传统的自下而上的数字电路设计方法、工具、器件已远远落后于当今技术的发展。基于EDA技术和硬件描述语言的自上而下的设计技术正在承担起越来越多的数字系统设计任务。 本课题的数字频率计设计，采用自上向下的设计方法。本文首先综述了EDA技术的概况，接着介绍硬件描述语言VHDL，可编程器件FPGA及频率测量的一般原理；然后介绍数字频率计的系统设计，频率计各系统模块的VHDL语言实现，最后利用QUARTUS Ⅱ集成开发环境进行编辑、综合、波形仿真，并下载到CPLD器件中，经实际电路测试，仿真和实验结果表明，此频率计具有较高的实用性和可靠