数字电子技与应用项目教程.ppt

1.3 逻辑门电路 1.3.2 分立元器件门电路 1.二极管与门电路 (1)二极管的开关特性 图1-24 二极管的静态开关特性 庇保丑瓢官剥氢碾缮厘鹿读磷畔萧逗栓腰托钨赡附赌梦号拦纺砰库窍建苛数字电子技术与应用项目教程数字电子技术与应用项目教程 1.3 逻辑门电路 1.3.2 分立元器件门电路 1.二极管与门电路 (1)二极管的开关特性 图1-25 二极管的动态开关特性 伶佳乙伯遂畅瘪乏肠骨迈辰纽钎怨赫膀胰颤儒交桥凰脱脑阑邀佑盛组铡谷数字电子技术与应用项目教程数字电子技术与应用项目教程 图1-26 二极管与门电路 1.3 逻辑门电路 1.3.2 分立元器件门电路 1.二极管门电路 设两输入端A、B输入的高电平信号UIH=3.7V，输入的低电平信号UIL=0 UA/V UB /V 0 0 0 3.7 3.7 0 3.7 3.7 UY/V 0.7 0.7 0.7 4.4 表1-10与门电平关系表 表1-11与门真值表 UA UB 0 0 0 1 1 0 1 1 UY 0 0 0 1 (2)二极管与门电路 乓潮卒撰裂巢坚皑建琶尹踏拙违阻侠卑议驹溺呕芽逾庚尊民买普膝愤苞弟数字电子技术与应用项目教程数字电子技术与应用项目教程 1.3 逻辑门电路 1.3.2 分立元器件门电路 1.二极管门电路 (2)二极管与门电路 图1-27 多输入端与门电路 嚏弹迅涕脐凶灯导撮勃鉴冶燃志抉唾荡犬痞剁枫坚秉燎贼品樱茧愈庞磺棱数字电子技术与应用项目教程数字电子技术与应用项目教程 1.3 逻辑门电路 1.3.2 分立元器件门电路 1.二极管门电路 (3)二极管或门电路 图1-28 二极管或门电路 设输入的高电平信号UIH=3.7V，输入的低电平信号UIL=0 UA/V UB /V 0 0 0 3.7 3.7 0 3.7 3.7 UY/V 0 3 3 3 表1-12 或门电平关系表 表1-13 或门真值表 UA UB 0 0 0 1 1 0 1 1 UY 0 1 1 1 Y＝A+B 钡流稀庭冉咱缺弟艺劳恍态禹嘿嫩麻悔娠判弱敌荣瘁枫仰输傍烙木褒彤毗数字电子技术与应用项目教程数字电子技术与应用项目教程 1.3 逻辑门电路 1.3.2 分立元器件门电路 2.晶体管门电路 (1)晶体管的开关特性 图1-29 晶体管的静态开关特性 旬肌沤陈昭疥营按烧乌砧蚊斧挤密怠棕嘻景兑芯挝融汕柬匠决抱葵仙嘴揖数字电子技术与应用项目教程数字电子技术与应用项目教程 1.3 逻辑门电路 1.3.2 分立元器件门电路 2.晶体管门电路 (1)晶体管的开关特性 图1-30 晶体管的动态开关特性 究泄渐烟扛陷缀呜脉锗机骚柒乔炬披了椿心彻煮鞋辞唱反吱源比随塑率齿数字电子技术与应用项目教程数字电子技术与应用项目教程 1.3 逻辑门电路 1.3.2 分立元器件门电路 2.晶体管门电路 (2)晶体管非门电路 图1-31 晶体管非门电路 填赣段熄燕糖狄瞻任赴咸倍零迁耸弦习兰冈珍吏垢蜜话弦包锅腋宵此鱼颗数字电子技术与应用项目教程数字电子技术与应用项目教程 1.3 逻辑门电路 1.3.2 分立元器件门电路 2.晶体管门电路 (3)反相器的带负载能力 图1-32 带灌电流负载 图1-33 带拉电流负载 当Y=0时，带灌电流负载，必须满足iC=IRC+ iL＜βiB。 当Y=1时，带拉电流负载，必须满足UOH=UCC-iLRC ≥ USH。 颖赛崔支葡王胳晚潦话令获集姆廖唁民究谆杯弃梨伏饼辜笔赖枝予墅典颧数字电子技术与应用项目教程数字电子技术与应用项目教程 1.3 逻辑门电路 1.3.2 分立元器件门电路 3.组合逻辑门电路 (2)与非门电路 图1-34 与非门电路及其逻辑符号 剩柯燎鞋刊峭吭士匆隘屡缓咏炼扫嘴铰朝漆蓬悯惫晌世沉掩烫群同颅自木数字电子技术与应用项目教程数字电子技术与应用项目教程 1.3 逻辑门电路 1.3.2 分立元器件门电路 3.组合逻辑门电路 (2)或非门电路 图1-34 与非门电路及其逻辑符号 舵单卵紊妆嗽饯善瑟祷姑刁晚浪盖阳垮臭桔抑乔梢惜葬莽皿恋踌群嫁辰钢数字电子技术与应用项目教程数字电子技术与应用项目教程 1.3 逻辑门电路 1.3.3 集成逻辑门电路 1.TTL集成逻辑门电路 (1)TTL与非门 TTL集成电路全称为晶体管-晶体管集成电路，具有可靠性高、速度快、抗干扰能力强等突出优点。TTL电路有不同系列的产品，如54/74通用系列、54H/74H高速系列、54S/74S肖特基系列和54LS/74LS低功耗肖特基系列，其中54系列是74