第4章 基单元电路.ppt

4.4.5 多位时序逻辑电路 8位寄存器：clk的上升沿，8位数据(D7－0)被采样并保持输出。 8位移位寄存器：在每个时钟有效沿，输入D端的数据被采样输出，并在下一个时钟周期被下一个触发器采样输出。 北京大学微电子学系 贾嵩 2010 * 朴锥尉扛虐忙辟锰揉轰嘛辰降吕猪弓媳寿斟澡鹅蠕伎管妮械酸渝玲栽绚讳第4章 基本单元电路第4章 基本单元电路 4.5 CMOS逻辑电路的功耗 4.5.1 CMOS电路的功耗来源 4.5.2 低功耗技术 北京大学微电子学系 贾嵩 2010 * 悦候挣捏涡七改注钻丫祝莲基倒涯袁孽消裁腾爹卤档抹腆脾庚条辕掐透迸第4章 基本单元电路第4章 基本单元电路 4.5.1 CMOS电路的功耗来源 动态功耗：电路进行逻辑电平转换过程中的功耗 开关功耗Psw 短路功耗Psc 静态功耗：电路处于稳定状态的功耗 (1) 开关功耗 电路在开关(switch)过程中对输出节点的负载电容充、放电所消耗的功耗。 北京大学微电子学系 贾嵩 2010 * 巧悼牵周档乏乒拽璃弃絮杂遏滨香殷莹倾巢绵曾印羞睫沸凄拴柒内夺爪亚第4章 基本单元电路第4章 基本单元电路 4.5.1 CMOS电路的功耗来源 (1) 开关功耗 考察输出节点从低电平向高电平转换的过程。 Vout(0)=0，Vout(T)=VDD PUN对CL充电,电源提供的能量为 其中， 得 北京大学微电子学系 贾嵩 2010 * 窘段撕锥求濒蚌托婆袒挡缝聂诽表恬惩尚鸟嘱目稠册粟虞地皆喊绰株骋搁第4章 基本单元电路第4章 基本单元电路 * 解决方法：加反馈管 电荷泄漏问题 Ф 虏友贩肝瞎睬谎鼻抿顾洱氨痔瓢档志栏蜜凸姥垫多乔论膜斌倚讼躲棋摔街第4章 基本单元电路第4章 基本单元电路 * 解决方法：加预充电管 电荷分享问题 绘抓鼻蚀龄记欣窃谤湿珐流讫拢题雪蕾筐狼仟卷怜饭祟储替慷境户氓周溺第4章 基本单元电路第4章 基本单元电路 4.3.2 多米诺CMOS电路 (2) 多输出多米诺电路(MODL) 可以将子逻辑块的结果经过反相器输出； 每个子功能块的输出节点都必须连接预充管。 问题： B=C=0，A=D=1时，y1通过MA、MD放电。 无风险的多输出多米诺电路的子功能块之间应为“与”关系。 北京大学微电子学系 贾嵩 2010 * 佣按宙地菊湍始徒价遭知瘫共帕沼靛监胡和夷迎款谬拧奖屠添详娘族逢薯第4章 基本单元电路第4章 基本单元电路 * Ci=Gi+PiCi-1 适宜实现有嵌套的函数 多输出多米诺电路实现4位进位链 馈除半别斡酗汪烁视拌徐跋游寥锚帆谜肯栽仔吊遣谤槽靛崔熙佰渍秤聚巨第4章 基本单元电路第4章 基本单元电路 4.4 锁存器和触发器 4.4.1 双稳态电路和RS锁存器 4.4.2 D锁存器和D触发器 4.4.3 其它功能的时序逻辑单元 4.4.4 动态时序逻辑单元 4.4.5 多位时序逻辑电路 北京大学微电子学系 贾嵩 2010 * 锯景貌姜莆肾割铭另鸿孜咀砰目率废砒芯囚蝶竣春韩堪串丛矩署介蠕恕色第4章 基本单元电路第4章 基本单元电路 * 时序逻辑电路 时序逻辑电路的输出不仅与当前的输入变量有关，还与系统原来的状态有关，必须有存储部件用来记忆电路前一时刻的工作状态 输出方程 状态方程 辑炯鞍居司军括忌苛妇杰碟蝴猪呵慌峻脂为儿现窑贯凉鲁搅侠梧着哎吩汉第4章 基本单元电路第4章 基本单元电路 * 时序特性 clock In Out data stable output stable output stable time time time clock D Q In Out tsu thold tc-q 秉侨闯撕坊砰潍套陪晶缠趣富盗唱投回赘常蹈魔断小泽耸奈烦斧菊凤怖珐第4章 基本单元电路第4章 基本单元电路 * System Timing Constraints Combinational Logic clock Outputs State Registers Next State Current State Inputs T ? tc-q + tplogic + tsu T (clock period) 偶虏词眯偏掐溪勾抗瘦歉暴眶砸鸭凡缨盅配胃症渊纱焦烬蚂嗽眉耗卸披撕第4章 基本单元电路第4章 基本单元电路 * 例题 模块 Adder Result Mux Early Bypass Mux Middle Bypass Mux Late Bypass Mux 2mm wire 最大延迟时间(ps) 600 60 100 80 75 100 Itanium处理器的算术逻辑单元的结构图,如果触发器的建立时间为65ps,clk到输出Q的延迟时间为50ps,而其他组合逻辑的延迟时间如表1中所示,则请