第四章触发器的原理及各种触发器的特点应用全解.ppt

4.5.2. D触发器转换成JK、T和T?触发器 由于D触发器只有一个信号输入端，且 因此，只要将其他类型触发器的输入信号经过转换后变为D信号，即可实现转换。 1.??D触发器转换成JK触发器 令 就可实现D触发器转换成JK触发器，如图4.24(a)所示。 2.??D触发器转换成T触发器 令 就可以把D触发器转换成T触发器，如图4.24(b)所示。 3.??D触发器转换成T?触发器 直接将D触发器的 端与D端相连，就构成了T?触发器，如图4.24(c)所示。D触发器到T?触发器的转换最简单，计数器电路中用得最多。 图4.24 D触发器转换成JK、T和T?触发器 (b) T?触发器 (c) T?触发器 图4-24 D触发器转换成JK、T和T’触发器 本章小结 (1) 触发器是数字电路中极其重要的基本单元。触发器有两个稳定状态，在外界信号作用下，可以从一个稳态转变为另一个稳态，无外界信号作用时状态保持不变。因此，触发器可以作为二进制存储单元使用。 (2) 触发器的逻辑功能可以用特征方程、状态表、卡诺图、状态图和波形图等方式来描述。触发器的特性方程是表示其逻辑功能的重要逻辑参数，在分析和设计时序逻辑电路时常用来判断电路状态转换的依据。 (3) 各种不同逻辑功能触发器的特性方程为 RS触发器： ，其约束条件为 。 JK触发器： 。 D触发器： 。 T触发器： 。 T?触发器： 。 同一种功能的触发器，可以用不同的电路结构形式来表现；反过来，同一种电路结构形式，可以构成具有不同功能的各种类型触发器。 由功能表得出同步D触发器的逻辑功能如下：当CP由0变为1时，触发器的状态翻转到和D的状态相同；当CP由1变为0时，触发器保持原状态不变。 根据表画出D触发器 的卡诺图，如图4.12所示。由该图可得 (4-4) 图4.12 同步D触发器的卡诺图 由功能表得出D触发器的状态转换图如图4.13所示。 图4.13 同步D触发器的状态转换图 3. 同步触发器的“空翻” 在CP为高电平1期间，如同步触发器的输入信号发生多次变化时，其输出状态也会相应发生多次变化，这种现象称为触发器的“空翻”。图4.14所示为同步触发器的“空翻”波形。 图4.14 同步D触发器的“空翻”波形 4.4 边沿触发器 边沿触发器只有在时钟脉冲CP上升沿或下降沿到来时刻接收输入信号，这时电路才会根据输入信号改变状态，而在其他时间内，电路的状态不会发生变化，从而提高了触发器的工作可靠性和抗干扰能力，它没有“空翻”现象。 4.4.1 边沿JK触发器 1. 电路组成 边沿JK触发器的逻辑电路和逻辑符号如图4.15所示。 (a) 逻辑电路 (b) 逻辑符号 图4.15 边沿JK触发器 2. 功能分析 边沿JK触发器电路在工作时，要求其“与非”门G3、G4的平均延迟时间tpd1比“与或非”门构成的基本触发器的平均延迟时间tpd2要长，起延时触发作用。 在CP=1期间，“与或非”门输出 ， ( ， )，所以触发器的状态保持不变。此时“与非”门输出， ， 。 (2)??当CP下降沿到来，即CP=0时，由于tpd1 tpd2，则两个“与或非”门中的A“与”门和D“与”门结果都为0，此时，“与或非”门变为基本RS触发器 。 (3)??CP=0期间，“与非”门G3、G4输出结果Q4=Q3=1，此时触发器的输出 将保持状态不变。 (4)??CP上升沿到来，CP=1，则“与或非”门恢复正常， ， 保持状态不变。 由上述分析得出此触发器是在