【精品课件】第四章MAX+PLUSⅡ开发工具_1[参考资料].pptVIP

e、保存文件、并检查错误 选莱单 File\Save，保存文件； 选莱单 File\Project\Save Check，保存文件并且检查电路中的逻辑错误。 如有逻辑错误→弹出信息处理窗口→错误自动定位（Locate） →返回编辑窗口改正错误。 例如：将前面的3-8译码器电路作两处修改：一处是将一个输出脚断开，另一处是将输出引脚名y7改为y6。如下图所示： 有编辑错误的3-8译码器： 选File\Project\Save Check： 利用错误自动定位功能和帮助信息确定并改正错误 改正错误后，检查结果如下： f、创建默认的逻辑符号 检查无错误后，选莱单 File\Create Default Symbol，创建逻辑符号文件（.sym）。该符号类同宏功能函数符号，可被高层设计调用。 g、关闭图形编辑窗口 例：用基本门电路实现3-8译码器 门电路实现3-8译码器的编译结果： 编译成功后产生的默认逻辑符号： 此逻辑符号的功能可代替集成电路74138。 二、文本设计输入方法 主要输入以VHDL、Verilog HDL、AHDL书写的文件。 VHDL—特别适合大型或复杂的系统设计。 Verilog HDL—适合复杂的系统