第五章数字量输入输出1of7.ppt

2003.5.28 第五章 数字量输入输出 主要内容： §5.1概述 1. I/O信号的形式 2. I/O接口的功能 3. I/O端口的编址 4. I/O的控制方式 §5.2系统总线及简单接口 1. 总线标准 2. 总线周期 3. 简单的I/O接口 4. 总线信号与接口的连接 第五章 数字量输入输出 主要内容（续）： 几种重要接口及其它们的可编程接口控制器件 §5.3 中断控制与 Intel 8259A §5.4 计数定时接口与 Intel 8253 §5.5 并行输入输出接口与 Ins 8255 §5.6 串行输入输出接口与 Ins 8250 §5.7 直接存储器存取控制与 Intel 8237 第五章 数字量输入输出 §5.1概述 一、I/O信号 1.开关信号 2.数字信号 3.脉冲信号 4.模拟信号 P230 图 5.1 典型的I/O接口 I/O端口 I/O端口：是I/O接口中的存储器， CPU用I/O指令、按I/O地址进行读/写。 例: IN AL , 40H ; 从40H端口输入 MOV DX , 200H OUT DX , AX ; 向200H、201H端口输 出双字节 三、I/O端口的编址 1.存储器映象—I/O端口占用存储器的地址， CPU用访问存储器的指令进行I/O， 控制总线上产生访问存储器的信号。 2.I/O单独编址 四、I/O的控制方式 问：1. 执行OUT指令时，DB0 = ? 2. 执行IN指令后，AL的最低位 D0 = ? 2.查询方式 mov DX, STATUS_PORT ; 为测试 Waiting: in AL, DX test AL, READY_BIT ; 测试“准备好”位 jz Waiting ; 未准备好，查询 mov DX, DATA_PORT ; 为输出数据 mov AL, DATA out DX, AL mov DX, STATUS_PORT ; 为复位 in AL, DX and AL, NOT_READY_BIT ; 清除“准备好”位 out DX, AL …………… CPU反复查询接口状态，认为条件成熟才进行 传送 3.中断方式 CPU和外设并行工作，接口主动提出请求，CPU响应后由中断服务程序完成I/O传送。 中断方式的程序流程 中断方式特点 CPU和外设并行工作，效率较高， 对接口响应较快， 接口较复杂（专用的中断管理电路 例如8259A）。 由中断服务(专用)程序完成数据传送。 属于程序控制I/O方式。 使用最广泛。 4.DMA(直接存储器存取)方式CPU和外设并行工作，外设主动提出请求 CPU响应后由DMA控制电路接管总线，完成I/O传送。 DMA方式特点 §5.2系统总线及简单接口 总线:多个电路传送信号的公共通道 各电路有三态输出 任何时候只能其中一个器件往传输线上输出“0”或“1”（其他器件输出呈高阻态） 不同范围的总线：　 芯片级（芯片总线）如CPU引脚 系统级(内总线) 如:PC/XT(8位数据总线), ISA(16位), EISA(32位), PCI(64位) 设备级(外总线) 如: RS232,GPIB，USB 1、? PC／XT系统总线标准 1、? PC／XT系统总线标准 四方面信息：引脚排列、信号名称、 有效极性、传送方向。 AEN: DMA地址有效 AEN＝1，DMA地址有效 AEN＝0，CPU地址有效， CPU执行指令时，AEN＝0 (AEN=1) 2.总线周期 指令执行过程中各总线信号的变化时序。 ①CPU驱动的总线周期 2.总线周期 指令执行过程中各总线信号的变化时序。 ①CPU驱动的总线周期 2.总线周期 ② DMAC驱动的总线周期