电子电路课程设计报告-多功能数字钟毕业论文.docxVIP

湖南工程学院课 程 设 计课程名称 数字电路技术 课题名称 多功能数字钟 专 业 电气工程及其自动化 班 级 学 号 姓 名 指导教师 2011 年 10 月 21 日目 录一、设计要求内容与要求设计总体思路，基本原理和框图三、单元电路设计四、仿真结果五、实验调试六、总结与体会七、整机原理图 一、 设计内容与设计要求1．设计内容1. 设计一个具有“时”、“分”、“秒”的十进制数字显示钟。2．具有校时、校分、校秒功能。3．设计振荡器。2．设计要求设计思路清晰，给出整体设计框图，画出整机原理图；给出具体设计思路，设计各单元电路、电路器件；总电路设计进行实验调试，验证设计结果；编写设计说明书；所有图纸和说明书用计算机打印。二、设计总体思路，基本原理和框图本次课程设计依据数字钟应具有时、校时两大主要功能，可知该电路必须有如下几部分组成，信号发生器、计数器、译码器、显示器。然而其中信号发生器是秒、分、时所共有的，秒、分、时又分别拥有自己的计数器、译码器和显示器。其中秒、分、时相互之间的关系又各不相同，从秒到分与从分到时都是六十进一，而小时则是逢24则归零，故需分开设计。秒、分、时之间还涉及到进位的设计。基本原理：信号发生器产生频率为1HZ的信号送往秒计时器，开始计时，通过进位一次让分、时计时器计时，再将其分别译码，最后显示出来，当其中还要有附加电路校时。数字时钟原理框图如下 信号发生器 CP 1秒 单元电路设计1.信号发生器在本次课程设计中采用了有CB555定时器设计的一个多振荡器，当然也可以采用石英晶体多振荡器。多振荡器是一种自激振荡器，在接通电源以后，不需要外加触发信号，便能自动产生就行脉冲。由CB555的特性参数，可知当电源5V时，在100没mA的输出电流下输出电压为3.3V，故取Vcc为5V可以满足脉冲幅度的需求。当参数如下时，周期T=（R1+2R2）Cln2=1。这时刚好满足一秒钟的信号要求。图 1图 2 555芯片2.计数电路74610是中规模集成的同步十进制加法器简单的介绍就是当Rˊ、LDˊ、EP、ET接入高电平是，74610计数器开始计数，即当接收到时钟信号为上升沿时，记一次时。从0000开始状态开始计时，直到输入第九个技术脉冲为止，此时为1001状态，再返回0000状态。当RDˊ端=0时所有触发器将同时被置零，且该操作不受其他输入端状态的影响。 4位同步二进制计数器74160的功能表CLKRDˊLDˊEPET工作状态×0×××置零 1 0×× 预置数× 1 1 0 1 保持× 1 1 ×0保持（但C=0） 1 1 1 1 计数图 3图 4数字钟的计数电路是由两个60进制计算器与一个24进制计数器电路实现，数字钟的计数电路的设计可以使用反馈清零法，当计数器正常工作时反馈电路不工作，只有当脉冲信号来临时才产生计数电路清零，实现相应模块的循环计数。以60进制计数器来说，当计数器从00,01，02,03…59计数时反馈门不起作用，只有当第60个脉冲信号来临是才产生作用，使得计数器置零。 在这里我们采用的是74160来实现60进制计数及24进制计数。3.六十进制计数电路（秒、分计时电路）简单说就是个位计数0~9，十位哦0~5，即个位十进制，十位逢6进一。图 5 60进制电路图4.二十四进制电路图这样连接他们的反馈门都是由一个与非门接74160的置0端CLR’构成。当第24个脉冲信号来临前反馈门不工作，计数器不实行置零，当第24个信号来临是则实行置零操作。简单说个位与十位都处于十进制计数状态，但当十位是二十四且个位是四时让个位与十位都置零。图 6 24进制电路图 5.显示模块显示管，如下图从右至左两两依次是秒、分、时。 图 7数码显示管的接线电路图如下图 86.校时电路该电路如果是分钟校时，则右侧接秒信号（如果是时校时，则右侧接分钟信号），左侧输入端接信号发生器输出的频率为1HZ的信号。当正常工作时，图中开关如图所示，需要校时时，则只需将开关打向另一侧。图 9 四、仿真结果 电路图仿真主要在于验证电路图的功能，检查修正，直到得到正确的电路图。用EWBf仿真结果如下，没发现错误。图 10五、试验调试 该电路调试主要分为几块，其一就是秒、分、时、的工作；其二就是秒分之间，分时之间的进位；最后一项，校时电路能否正常工作。与调试有关截图如下：图 11校时开关图 12 校时后恢复正常工作状态六、总结与体会 本次电子电路课程设计，老师简单讲解后给我们布置任务，要求独立完成课程设计任务。本着独立自主的原则，我在为期一周的的电子课程设计中学到的不单是简单的书本知识，还有处事、学习的态度。 在知识方面，我先是大概的学习了EWB使用，这是开始必备的基础。整个课程设计让我经历了一个的软件使用，另一方面我学会到了怎样面对一个陌